编码器和解码器制造技术

公开了编码器和解码器。编码器包括处理电路，该处理电路被配置为：接收原始数据；将原始数据划分为多个原始q位字；从多个原始q位字组装包括N个原始q位字的数据包；标识从N个原始q位字的值中缺失的第一编码器值和第二编码器值；基于根据第一编码器值和第二编码器值从q位原始值至q位已编码值的一对一映射而将N个原始q位字编码，以生成N个已编码q位有效载荷字，N个已编码q位有效载荷字不含为全零的字并且不含为全一的字；生成表示第一编码器值和第二编码器值的密钥；以及传送密钥和N个已编码q位有效载荷字。位有效载荷字。位有效载荷字。

【技术实现步骤摘要】
编码器和解码器
[0001]相关申请的交叉引用
[0002]本申请要求享有2021年5月6日在美国专利和商标局提交的第63/185,190号美国临时专利申请以及2021年7月29日在美国专利和商标局提交的第17/389,146号美国非临时专利申请的优先权和权益，在此通过引用的方式将其全部公开内容并入此文。


[0003]本公开的实施例的方面涉及用于在通信链路中实施低开销转换编码的系统和方法。

技术介绍

[0004]在电子数据通信中，诸如在串行数据链路中，发送器和接收器之间的通信可以使用时钟恢复或时钟数据恢复(CDR)处理而同步化。例如，接收器可以使用锁相环(PLL)从近似频率参考生成时钟，并且随后在数据流中使用CDR将所生成的信号与(在高信号电平和低信号电平之间的)转换进行相位对准。然而，如果数据游程长度(例如，连续1或0的序列)由于存在对于接收器不足以检测的转换量而超过特定长度，时钟信号的恢复会失败。

技术实现思路

[0005]根据本公开的一个实施例，一种编码器包括处理电路，该处理电路被配置为：接收原始数据；将原始数据划分成多个原始q位字；从多个原始q位字组装包括N个原始q位字的数据包；标识从N个原始q位字的值中缺失的第一编码器值D1和第二编码器值D2；基于根据第一编码器值D1和第二编码器值D2从q位原始值至q位已编码值的一对一映射而将N个原始q位字编码以生成N个已编码q位有效载荷字，N个已编码q位有效载荷字不含为全零的字并且不含为全一的字；生成表示第一编码器值D1和第二编码器值D2的密钥；以及传送密钥和N个已编码q位有效载荷字。
[0006]根据本公开的一个实施例，一种解码器包括处理电路，该处理电路被配置为：接收密钥和N个已编码q位有效载荷字；从密钥解码第一编码器值D1和第二编码器值D2；以及基于根据第一编码器值D1和第二编码器值D2从q位已编码值至q位原始值的一对一映射而将N个已编码q位有效载荷字解码，以生成N个已解码原始q位字。
附图说明
[0007]附图与说明书一起说明了本专利技术的示例实施例，并且与描述一起用于解释本专利技术的原理。
[0008]图1是发送器和接收器之间的串行链路的示意方框图，发送器包括根据本公开的实施例的编码器并且接收器包括根据本公开的实施例的解码器。
[0009]图2是使用单极性行码在数据链路上传送的二进制数据的描绘，其中将逻辑1值编码作为逻辑电平高(H)信号并且将逻辑0值编码作为逻辑电平低(L)信号。
[0010]图3是根据本公开的一个实施例的数据包的示意描绘。
[0011]图4是根据本公开的实施例的当在数据包中对数据编码时在六位字(q＝6)的示例情形中的最大游程长度的示意描绘。
[0012]图5是描绘了根据本公开的一个实施例的用于将原始数据编码以生成数据包的方法的流程图。
[0013]图6示出了根据本公开的一个实施例的基于编码器值以二进制表示法和十进制表示法将原始字的4位值映射至对应的已编码字。
[0014]图7是描绘了根据本公开的一个实施例的用于将已编码数据包解码的方法的流程图。
[0015]图8示出了根据本公开的一个实施例的基于编码器值将已编码字的4位值映射至对应的已解码字或原始字。
具体实施方式
[0016]在以下详细描述中，借由说明的方式仅示出并描述了本专利技术的某些示例实施例。如本领域技术人员应该认识到的，专利技术可以以许多不同的形式具体化并且不应解释为限制于在此所阐述的实施例。遍及说明书，同样的附图标记表示同样的元件。
[0017]本专利技术的实施例的方面涉及用于在通信系统中减小或最小化数字数据的游程长度的系统和方法。更详细地，本公开的实施例的一些方面涉及用于将数字数据编码以确保有限游程长度或者确保数字数据的包的游程长度小于或等于采用游程长度有限码形式的特定限值的系统和方法。
[0018]根据本公开的一个实施例，一种编码器包括处理电路，该处理电路被配置为：接收原始数据；将原始数据划分成多个原始q位字；从多个原始q位字组装包括N个原始q位字的数据包；标识从N个原始q位字的值中缺失的第一编码器值D1和第二编码器值D2；基于根据第一编码器值D1和第二编码器值D2从q位原始值至q位已编码值的一对一映射而将N个原始q位字编码以生成N个已编码q位有效载荷字，N个已编码q位有效载荷字不含为全零的字并且不含为全一的字；生成表示第一编码器值D1和第二编码器值D2的密钥；以及传送密钥和N个已编码q位有效载荷字。
[0019]处理电路可以被配置为基于q位原始值x与第一编码器值D1和第二编码器值D2的比较而将q位原始值x编码作为q位已编码值x
’
。
[0020]在一些实施例中，第一编码器值D1和第二编码器值D2可以具有长度q
‑
1的匹配前缀，算得值E可以对应于第一编码器值D1的q
‑
1个最高有效位，并且密钥包括表示第一编码器值D1和第二编码器值D2的算得值E。
[0021]处理电路可以被配置为通过对q位原始值x和算得值E计算异或运算而将q位原始值x编码作为q位已编码值x
’
。
[0022]在一些实施例中，q位原始值的2
q
个值的空间可以被划分为多个分组，每个分组包括连续的多个不同的q位原始值，并且处理电路可以被配置为通过以下操作而标识第一编码器值D1和第二编码器值D2：标识多个分组中的一个分组，该一个分组具有从N个原始q位字的值中缺失的两个q位原始值；以及将所标识的分组中的两个q位原始值中的一个q位原始值标识作为第一编码器值D1，并且将所标识的分组中的两个q位原始值的另一个q位原始
值标识作为第二编码器值D2。
[0023]q位原始值的2
q
个值的空间可以被划分为G个分组，并且N可以小于或等于2
q
‑
G
‑
1。
[0024]在一些实施例中，每个分组可以包括最多连续的三个不同的q位原始值，并且处理电路可以被配置为将所标识的分组中的连续的三个不同的q位原始值中的中间一个q位原始值选择作为表示第一编码器值D1和第二编码器值D2的算得值E。
[0025]处理电路可以被配置为基于q位原始值x与算得值E的比较而将q位原始值x编码作为q位已编码值x
’
。
[0026]在一些实施例中，每个分组可以包括连续的2
r
个不同的q位原始值，第一编码器值D1和第二编码器值D2可以共用q
‑
r个最高有效位，并且处理电路可以被配置为通过以下操作而生成表示第一编码器值D1和第二编码器值D2的密钥：使用2r
‑
1位将第一编码器值D1的r个最低有效位和第二编码器值D2的r个最低有效位编码以生成最低有效位码，最低有效位码具有至少一个转换；以及将q
‑
r个最高有效位与最低有效位码串接。
[0027]处理电路可以被配置为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种编码器，包括处理电路，所述处理电路被配置为：接收原始数据；将所述原始数据划分为多个原始q位字；从所述多个原始q位字组装包括N个原始q位字的数据包；标识从所述N个原始q位字的值中缺失的第一编码器值(D1)和第二编码器值(D2)；基于根据所述第一编码器值(D1)和所述第二编码器值(D2)从q位原始值至q位已编码值的一对一映射而将所述N个原始q位字编码，以生成N个已编码q位有效载荷字，所述N个已编码q位有效载荷字不含为全零的字并且不含为全一的字；生成表示所述第一编码器值(D1)和所述第二编码器值(D2)的密钥；以及传送所述密钥和所述N个已编码q位有效载荷字。2.根据权利要求1所述的编码器，其中，所述处理电路被配置为基于q位原始值(x)与所述第一编码器值(D1)和所述第二编码器值(D2)的比较而将所述q位原始值(x)编码作为q位已编码值(x
’
)。3.根据权利要求1所述的编码器，其中，所述第一编码器值(D1)和所述第二编码器值(D2)具有长度q
‑
1的匹配前缀，其中，算得值(E)对应于所述第一编码器值(D1)的q
‑
1个最高有效位，并且其中，所述密钥包括表示所述第一编码器值(D1)和所述第二编码器值(D2)的所述算得值(E)。4.根据权利要求3所述的编码器，其中，所述处理电路被配置为通过对q位原始值(x)和所述算得值(E)计算异或运算而将所述q位原始值(x)编码作为q位已编码值(x
’
)。5.根据权利要求1所述的编码器，其中，所述q位原始值的2
q
个值的空间被划分为多个分组，每个分组包括连续的多个不同的q位原始值，并且其中，所述处理电路被配置为通过以下操作而标识所述第一编码器值(D1)和所述第二编码器值(D2)：标识所述多个分组中的一个分组，所述一个分组具有从所述N个原始q位字的所述值中缺失的两个q位原始值；以及将所标识的分组中的所述两个q位原始值中的一个q位原始值标识作为所述第一编码器值(D1)，并且将所标识的分组中的所述两个q位原始值中的另一个q位原始值标识作为所述第二编码器值(D2)。6.根据权利要求5所述的编码器，其中，所述q位原始值的所述2
q
个值的所述空间被划分为G个分组，并且其中，N小于或等于2
q
‑
G
‑
1。7.根据权利要求5所述的编码器，其中，每个分组包括最多连续的三个不同的q位原始值，并且其中，所述处理电路被配置为将所标识的分组中的所述连续的三个不同的q位原始值中的中间一个q位原始值选择作为表示所述第一编码器值(D1)和所述第二编码器值(D2)的算得值(E)。8.根据权利要求7所述的编码器，其中，所述处理电路被配置为基于q位原始值(x)与所述算得值(E)的比较而将所述q位原始值(x)编码作为q位已编码值(x
’
)。
9.根据权利要求5所述的编码器，其中，每个分组包括连续的2
r
个不同的q位原始值，其中，所述第一编码器值(D1)和所述第二编码器值(D2)共用q
‑
r个最高有效位，并且其中，所述处理电路被配置为通过以下操作而生成表示所述第一编码器值(D1)和所述第二编码器值(D2)的所述密钥：使用2r
‑
1位将所述第一编码器值(D1)的r个最低有效位和所述第二编码器值(D2)的r个最低有效位编码以生成最低有效位码，所述最低有效位码具有至少一个转换；以及将所述q
‑
r个最高有效位与所述最低有效位码串接。10.根据权利要求9所述的编码器，其中，所述处理电路被配置为通过以下操作而将所述q
‑
r个最高有效位与所述最低有效位码串接：将所述q
‑
r...

【专利技术属性】
技术研发人员：阿利亚扎姆，
申请(专利权)人：三星显示有限公司，
类型：发明
国别省市：