半导体结构及其形成方法技术

提供一种半导体结构及其形成方法。可在衬底之上形成多个垂直堆叠。垂直堆叠中的每一者从底部到顶部包括底部电极、介电柱及顶部电极。可在所述多个垂直堆叠之上形成连续的有源层。可在连续的有源层之上形成栅极介电层。可将连续的有源层及栅极介电层图案化成多个有源层及多个栅极介电质。多个有源层中的每一者在侧向上环绕沿着第一水平方向排列的垂直堆叠中的相应的一者，且多个栅极介电质中的每一者在侧向上环绕有源层中的相应的一者。可在多个栅极介电质之上形成栅极电极。个栅极介电质之上形成栅极电极。个栅极介电质之上形成栅极电极。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例是有关于一种半导体结构及其形成方法。

技术介绍

[0002]已经开发各种晶体管结构来满足各种设计标准。由于TFT可在低温下处理，由氧化物半导体制成的薄膜晶体管(thin film transistor，TFT)是后段工艺(back
‑
end
‑
of
‑
line，BEOL)集成的一个有吸引力的选项，且因此不会损坏之前制作的器件。举例来说，制作条件及技术不会损坏之前制作的前段工艺(front
‑
end
‑
of
‑
line，FEOL)及中段工艺(middle end
‑
of
‑
line，MEOL)器件。

技术实现思路

[0003]本专利技术实施例提供一种半导体结构，其包括垂直堆叠的二维阵列、有源层、栅极介电质以及栅极电极。垂直堆叠的二维阵列位于衬底之上，其中垂直堆叠的二维阵列中的每一者从底部到顶部包括底部电极、介电柱及顶部电极。有源层包含半导电性金属氧化物材料且在垂直堆叠中的相应的一者的侧壁之上延伸。栅极介电质在有源层中的相应的一者之上延伸。栅极电极在侧向上环绕栅极介电质中的相应的一者且上覆在栅极介电质中的相应的一者上，在侧向上沿着第一水平方向延伸且在侧向上沿着第二水平方向间隔开。
[0004]本专利技术实施例提供一种半导体结构，其包括第一垂直场效晶体管以及第二垂直场效晶体管。第一垂直场效晶体管位于衬底之上，且包括第一底部电极、第一介电柱及第一顶部电极、在垂直方向上在第一底部电极与第一顶部电极之间延伸且位于第一介电柱的侧壁之上的第一有源层、与第一有源层接触的第一栅极介电质、以及与第一栅极介电质接触的第一栅极电极。第二垂直场效晶体管位于衬底之上且包括第二底部电极、第二介电柱及第二顶部电极、在垂直方向上在第二底部电极与第二顶部电极之间延伸且位于第二介电柱的侧壁之上的第二有源层、与第二有源层接触的第二栅极介电质、以及与第二栅极介电质接触的第二栅极电极，其中第二介电柱的高度大于第一介电柱的高度。
[0005]本专利技术实施例提供一种形成半导体结构的方法，其包括：在衬底之上形成多个垂直堆叠，其中垂直堆叠中的每一者从底部到顶部包括底部电极、介电柱及顶部电极；在多个垂直堆叠之上形成连续的有源层；在连续的有源层之上形成栅极介电层；将连续的有源层及栅极介电层图案化成多个有源层及多个栅极介电质，其中多个有源层中的每一者在侧向上环绕垂直堆叠中的相应的一者，且多个栅极介电质中的每一者在侧向上环绕有源层中的相应的一者；以及在多个栅极介电质之上形成多个栅极电极。
附图说明
[0006]结合附图阅读以下详细说明，将最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
[0007]图1是根据本公开实施例的在形成互补金属氧化物半导体(complementary metal
‑
oxide
‑
semiconductor，CMOS)晶体管、形成在下部层级介电材料层中的第一金属内连线结构、以及隔离介电层之后的第一示例性结构的垂直剖面图。
[0008]图2A是根据本公开第一实施例在绝缘基质层中形成位线之后的第一示例性结构的存储器阵列区的一部分的俯视图。
[0009]图2B是沿着图2A的垂直平面B
‑
B
’
的第一示例性结构的垂直剖面图。
[0010]图2C是沿着图2A的垂直平面C
‑
C
’
的第一示例性结构的垂直剖面图。
[0011]图3A是根据本公开第一实施例在形成底部接触通孔结构及底部电极之后的第一示例性结构的存储器阵列区的一部分的俯视图。
[0012]图3B是沿着图3A的垂直平面B
‑
B
’
的第一示例性结构的垂直剖面图。
[0013]图3C是沿着图3A的垂直平面C
‑
C
’
的第一示例性结构的垂直剖面图。
[0014]图4A是根据本公开第一实施例在形成介电柱材料层、第一刻蚀停止层及第一绝缘基质层之后的第一示例性结构的存储器阵列区的一部分的俯视图。
[0015]图4B是沿着图4A的垂直平面B
‑
B
’
的第一示例性结构的垂直剖面图。
[0016]图4C是沿着图4A的垂直平面C
‑
C
’
的第一示例性结构的垂直剖面图。
[0017]图5A是根据本公开第一实施例在第一绝缘基质层中形成顶部电极之后的第一示例性结构的存储器阵列区的一部分的俯视图。
[0018]图5B是沿着图5A的垂直平面B
‑
B
’
的第一示例性结构的垂直剖面图。
[0019]图5C是沿着图5A的垂直平面C
‑
C
’
的第一示例性结构的垂直剖面图。
[0020]图6A是根据本公开第一实施例在形成底部电极、介电柱及顶部电极的垂直堆叠之后的第一示例性结构的存储器阵列区的一部分的俯视图。
[0021]图6B是沿着图6A的垂直平面B
‑
B
’
的第一示例性结构的垂直剖面图。
[0022]图6C是沿着图6A的垂直平面C
‑
C
’
的第一示例性结构的垂直剖面图。
[0023]图7A是根据本公开第一实施例在形成有源层及栅极介电层之后的第一示例性结构的存储器阵列区的一部分的俯视图。
[0024]图7B是沿着图7A的垂直平面B
‑
B
’
的第一示例性结构的垂直剖面图。
[0025]图7C是沿着图7A的垂直平面C
‑
C
’
的第一示例性结构的垂直剖面图。
[0026]图8A是根据本公开第一实施例在形成牺牲基质材料层之后的第一示例性结构的存储器阵列区的一部分的俯视图。
[0027]图8B是沿着图8A的垂直平面B
‑
B
’
的第一示例性结构的垂直剖面图。
[0028]图8C是沿着图8A的垂直平面C
‑
C
’
的第一示例性结构的垂直剖面图。
[0029]图9A是根据本公开第一实施例在形成刻蚀掩模层之后的第一示例性结构的存储器阵列区的一部分的俯视图。
[0030]图9B是沿着图9A的垂直平面B
‑
B
’
的第一示例性结构的垂直剖面图。
[0031]图9C是沿着图9A的垂直平面C
‑
C
’
的第一示例性结构的垂直剖面图。
[0032]图10A是根据本公开第一实施例在将牺牲基质材本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包括：垂直堆叠的二维阵列，位于衬底之上，其中所述垂直堆叠的所述二维阵列中的每一者从底部到顶部包括底部电极、介电柱及顶部电极；有源层，包含半导电性金属氧化物材料且在所述垂直堆叠中的相应的一者的侧壁之上延伸；栅极介电质，在所述有源层中的相应的一者之上延伸；以及栅极电极，在侧向上环绕所述栅极介电质中的相应的一者且上覆在所述栅极介电质中的所述相应的一者上，在侧向上沿着第一水平方向延伸且在侧向上沿着第二水平方向间隔开。2.根据权利要求1所述的半导体结构，其中在所述垂直堆叠的所述二维阵列中的每一者内，所述介电柱的顶部外周与所述顶部电极的底部外周重合，且所述底部电极的顶部外周相对于所述介电柱的底部外周在侧向上向外偏置开。3.根据权利要求1所述的半导体结构，还包括：接触件层级介电层，上覆在所述栅极电极、所述垂直堆叠及所述有源层上；以及顶部接触通孔结构的二维阵列，在垂直方向上延伸穿过所述接触件层级介电层且与所述顶部电极中的相应的一者接触，并且通过上覆在所述顶部电极中的所述相应的一者上的相应的介电材料部分而与所述栅极电极电隔离。4.根据权利要求1所述的半导体结构，其中：沿着所述第二水平方向排列的所述底部电极中的每一列融合成相应的毗邻的金属线，以提供在侧向上沿着所述第二水平方向延伸的上部位线；且所述半导体结构包括下部位线，所述下部位线在侧向上沿着所述第二水平方向延伸，位于所述上部位线中的相应的一者下方，且通过相应的一列底部接触通孔结构电连接到所述上部位线中的所述相应的一者。5.一种半导体结构，包括：第一垂直场效晶体管，位于衬底之上且包括第一底部电极、第一介电柱及第一顶部电极、在垂直方向上在所述第一底部电极与所述第一顶部电极之间延伸且位于所述第一介电柱的侧壁之上的第一有源层、与所述第一有源层接触的第一栅极介电质、以及与所述第一栅极介电质接触的第一栅极电极；以及第二垂直场效晶体管，位于所述衬底之上且包括第二底部电极、第二介电柱及第二顶部电极、在垂直方向上在所述第二底部电极与所述第二顶部电极之间延伸且位于所述第二介电柱的侧壁之上的第二有源层、与所述第二有源层接触的第二栅极介电质、以及与所述第二栅极介电质接触的第二栅极电极，其中所述第二介电柱的高度大于所述...

【专利技术属性】
技术研发人员：庄明谚，姜慧如，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：