半导体器件制造技术

一种半导体存储器件可以包括：衬底；位于所述衬底上的多个下电极；和支撑结构。所述多个下电极可以沿垂直于所述衬底的顶表面的第一方向延伸。所述支撑结构可以具有平板形状。所述支撑结构可以接触所述多个下电极的侧表面，并且可以支撑所述多个下电极。所述支撑结构可以包括第一部分和第二部分。所述第一部分可以包括以第一节距重复的多个第一开口。所述第二部分可以包括以不同于所述第一节距的第二节距重复的多个第二开口。二节距重复的多个第二开口。二节距重复的多个第二开口。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]本申请基于并要求于2021年5月6日在韩国知识产权局提交的韩国 专利申请No.10
‑
2021
‑
0058822的优先权，该韩国专利申请的公开内容通 过引用整体并入本文。


[0003]专利技术构思涉及半导体器件。

技术介绍

[0004]随着近来小型化半导体工艺技术的快速发展，存储器产品的高集成度 加速，单位单元的面积已经减小并且半导体器件的工作电压已经降低。例 如，在诸如动态随机存取存储器(DRAM)和NAND闪存的半导体器件 中，由与1位相对应的单位存储单元所占据的面积减少，从而由于还未引 起故障的工艺因素而导致故障。

技术实现思路

[0005]专利技术构思提供一种具有改善的可靠性的半导体器件。
[0006]根据专利技术构思的实施例，半导体器件可以包括：衬底；位于所述衬底 上的多个下电极；和支撑结构。所述多个下电极可以沿垂直于所述衬底的 顶表面的第一方向延伸。所述支撑结构可以具有平板形状。所述支撑结构 可以接触所述多个下电极的侧表面，并且可以支撑所述多个下电极。所述 支撑结构可以包括第一部分和第二部分。所述第一部分可以包括以第一节 距重复的多个第一开口。所述第二部分可以包括以不同于所述第一节距的 第二节距重复的多个第二开口。
[0007]根据专利技术构思的实施例，半导体器件可以包括多个块。所述多个块中 的每一个块可以为一组存储单元，并且可以包括多个下电极和支撑结构。 所述多个下电极可以沿第一方向延伸。所述支撑结构可以具有平板形状。 所述支撑结构可以接触所述多个下电极的侧表面，并且可以支撑所述多个 下电极。所述支撑结构可以包括多个第一开口和多个第二开口。所述多个 块中的每一个块可以具有中央部分和边缘部分，所述多个第一开口可以在 所述中央部分中以第一节距重复，并且所述多个第二开口可以在所述边缘 部分中以第二节距重复。所述第一节距可以大于所述第二节距。所述边缘 部分可以围绕所述中央部分。
[0008]根据专利技术构思的实施例，半导体器件可以包括：衬底；多个栅电极， 所述多个栅电极在垂直于所述衬底的顶表面的第一方向上堆叠在所述衬 底上；多个绝缘膜，所述多个绝缘膜位于所述多个栅电极之间；多个沟道 结构，所述多个沟道结构穿过所述多个栅电极和所述多个绝缘膜；和多条 位线，所述多条位线在所述多个沟道结构上在平行于所述衬底的所述顶表 面的第二方向上延伸。所述多条位线可以连接到所述多个沟道结构的至少 一部分沟道结构。所述多条位线可以包括第一位线和第二位线。所述第一 位线可以在垂直于所述第一方向和所述第二方向的第三方向上以第一节 距重复。所述第二位线可以在所述第三方向上以不同于所述第一节距的第 二节距重复。
附图说明
[0009]根据以下结合附图进行的详细描述，将更清楚地理解专利技术构思的实施例， 在附图中：
[0010]图1示出了根据专利技术构思的实施例的半导体器件的布局；
[0011]图2示出了图1的内部块的布局；
[0012]图3是放大图2的内部块的中央部分的一部分的局部俯视图；
[0013]图4是沿着图3的切割线XX
‑
XX'截取的截面图；
[0014]图5是放大图2的内部块的边缘部分的一部分的局部俯视图；
[0015]图6是对应于图3的局部俯视图，示出了角块的一部分；
[0016]图7是对应于图5的局部俯视图，示出了角块BLKC的一部分；
[0017]图8示出了用于描述根据专利技术构思的其他实施例的半导体器件的布局；
[0018]图9示出了根据专利技术构思的其他实施例的半导体器件的布局；
[0019]图10是图9的中央部分的一部分的俯视图；
[0020]图11是沿着图10的切割线YY
‑
YY'截取的截面图；和
[0021]图12是图9的边缘部分的一部分的俯视图。
具体实施方式
[0022]当在本说明书中结合数值使用术语“大约”或“基本上”时，相关数值 旨在包括围绕所述数值的制造或操作公差(例如，
±
10％)。此外，当结合几 何形状使用词语“大体上”和“基本上”时，旨在不需要几何形状的精确度， 而是形状的幅度在本公开的范围内。此外，无论数值或形状是否被“大约
”ꢀ
或“基本上”修饰，将理解的是，这些值和形状应当被解释为包括围绕所述 数值或形状的制造或操作公差(例如，
±
10％)。
[0023]在下文中，将参照附图详细描述专利技术构思的实施例。附图中相同的部件 将使用相同的附图标记，并且将不再重复描述。
[0024]图1示出了根据专利技术构思的实施例的半导体器件100的布局。
[0025]参照图1，半导体器件100可以包括第一至第八存储体BNK1、BNK2、 BNK3、BNK4、BNK5、BNK6、BNK7和BNK8。第一至第八存储体BNK1 至BNK8是在半导体器件100中的存储器件内部顺序运行的分离区域。
[0026]第一至第八存储体BNK1至BNK8中的每一者可以包括第一组G1和第 二组G2。在第一组G1与第二组G2之间，可以布置用于控制第一至第八存 储体BNK1至BNK8中的每一者的控制电路。即，第一组G1和第二组G2可 以通过其间的控制电路彼此分开，并且第一至第八存储体BNK1至BNK8中 的任何一者中包括的第一组G1和第二组G2可以被同一控制电路控制。
[0027]第一组Gl和第二组G2可以包括多个块BLK。块BLK可以分别包括多 个存储单元。多个存储单元中的每一个存储单元可以存储1位，但不限于1 位。多个存储单元可以是例如多级单元，并且可以存储1位或更多位。每个 块BLK可以是例如具有大约1MB的容量的单元存储块。为了便于描述，块 BLK可以被分为内部块BLKI、第一边缘块BLKX、第二边缘块BLKY和角 块BLKC。内部块BLKI、第一边缘块BLKX、第二边缘块BLKY和角块BLKC 可以具有基本上相同的电路布局，并且被应用不同的光学邻近校正(OPC) 规则。
[0028]不同的OPC规则可以包括将参照图3至图6更详细地描述的渐进偏差 (gradual bias)和宏观偏差(macro bias)。这里，渐进偏差旨在校正在将材料 沉积到具有小节距和大纵横比的多个孔中的工艺中发生的孔的弯曲。特定组 件的节距可以指重复提供组件的单位长度。宏观偏差旨在校正由第一组G1与 第二组G2之间的边界中的布局不对称引起的边缘效应。
[0029]例如，可以向内部块BLKI施加渐进偏差。渐进偏差和宏观偏差可以应 用于第一边缘块BLKX、第二边缘块BLKY和角块BLKC。
[0030]平行于半导体器件100中包括的衬底110(参见图4)的顶表面并且彼此 垂直的两个方向可以被定义为X方向和Y方向，并且垂直于顶表面的方向可 以被定义为Z方向。
[0031]例如，第一存储体BNK1的第二组本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，所述半导体器件包括：衬底；多个下电极，所述多个下电极位于所述衬底上，所述多个下电极沿垂直于所述衬底的顶表面的第一方向延伸；和支撑结构，所述支撑结构具有平板形状，所述支撑结构接触所述多个下电极的侧表面并支撑所述多个下电极，所述支撑结构包括第一部分和第二部分，所述第一部分包括以第一节距重复的多个第一开口，并且所述第二部分包括以不同于所述第一节距的第二节距重复的多个第二开口。2.根据权利要求1所述的半导体器件，其中，所述第一部分水平地围绕所述第二部分，并且所述第一节距小于所述第二节距。3.根据权利要求2所述的半导体器件，其中，所述支撑结构还包括位于所述第一部分与所述第二部分之间的第三部分，所述第三部分包括以大于所述第一节距并且小于所述第二节距的第三节距重复的多个第三开口。4.根据权利要求1所述的半导体器件，其中，所述多个下电极以蜂窝结构布置，并且所述多个第一开口的中心和所述多个第二开口的中心在所述第一方向上与由所述多个下电极当中的四个相邻的下电极的顶表面的中心形成的第一菱形的中心交叠。5.根据权利要求4所述的半导体器件，其中，所述多个第一开口的中心和所述多个第二开口的中心与由所述多个下电极当中的所述四个相邻的下电极的底表面的中心形成的第二菱形的中心水平地分开。6.根据权利要求5所述的半导体器件，其中，所述第二开口比所述第一开口靠近所述支撑结构的中心，第一偏差是所述第一开口的中心与所述第二菱形的中心中的相应的中心之间的水平距离，第二偏差是所述第二开口的中心与所述第二菱形的中心中的另一相应的中心之间的水平距离，并且所述第一偏差大于所述第二偏差。7.根据权利要求1所述的半导体器件，其中，所述多个下电极以蜂窝结构布置，并且所述多个第一开口的中心和所述多个第二开口的中心在所述第一方向上与由所述多个下电极当中的三个相邻的下电极的顶表面的中心形成的第一正三角形的中心交叠。8.根据权利要求7所述的半导体器件，其中，所述多个第一开口的中心和所述多个第二开口的中心与由所述多个下电极当中的三个相邻的下电极的底表面中心形成的第二正三角形的中心水平地分开。9.一种半导体器件，所述半导体器件包括：多个块，所述多个块中的每一个块为一组存储单元并且包括多个下电极和支撑结构，所述多个下电极沿第一方向延伸，
所述支撑结构具有平板形状，所述支撑结构接触所述多个下电极的侧表面并且支撑所述多个下电极，所述支撑结构包括多个第一开口和多个第二开口，所述多个块中的每一个块具有中央部分和边缘部分，所述多个第一开口在所述中央部分中以第一节距重复，并且所述多个第二开口在所述边缘部分中以第二节距重复，所述第一节距大于所述第二节距，并且所述边缘部分围绕所述中央部分。10.根据权利要求9所述的半导体器件，其中，所述多个块包括：多个内部块，所述多个内部块布置为形成矩阵；和多个边缘块，所述多个边缘块水平地围绕所述多个内...

【专利技术属性】
技术研发人员：沈正燮，朴智慧，孙完基，韩银洙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：