本申请案涉及用于横向溢出图像传感器的暗电流/白像素装置及方法。在一个实施例中，所述图像传感器的每一像素包含光电二极管PD、经由转移(TX)晶体管耦合到所述光电二极管的第一浮动扩散部FD1、经由双浮动扩散DFD晶体管耦合到所述FD1的第二浮动扩散部FD2，及耦合于所述FD2与可变参考电压(VCAP)之间的横向溢出积分电容器LOFIC。一种用于相关双取样CDS读出的方法包含：在曝光周期期间，将光电二极管PD曝光；及在所述曝光周期的积分周期期间，通过将所述VCAP设定为高电压(H)电平而增大所述LOFIC的电容。LOFIC的电容。LOFIC的电容。
【技术实现步骤摘要】
用于横向溢出图像传感器的暗电流/白像素装置及方法
[0001]本专利技术大体来说涉及图像传感器，且特别地但非排他地，涉及具有经改进暗电流及白像素性能的像素单元。
技术介绍
[0002]CMOS图像传感器(CIS)已变得无所不在。其广泛地用于数字静态相机、蜂窝式电话、安全摄像机以及医疗、汽车及其它应用中。图像传感器响应于来自外部场景且入射于图像传感器上的图像光而进行操作。图像传感器包含具有光敏元件(例如，光电二极管)的像素阵列，所述光敏元件吸收入射图像光的一部分且作为响应而产生对应电荷。个别像素的电荷可作为每一光敏元件的输出电压来测量。一般来说，输出电压随入射光的强度及持续时间而变化。个别光敏元件的输出电压用于产生表示外部场景的数字图像(即，图像数据)。
[0003]图像传感器技术继续快速进步。对较高分辨率及较低功率消耗的需求已激励了具有高动态范围及低光敏性的这些装置的进一步小型化及集成。因此，像素单元变得易受暗电流(即，在缺少激发光或仅有极低激发光级的情况下存在的电流)及白像素(即，饱和或接近饱和的像素的发生率)影响。因此，需要用于暗电流及白像素的经改进处置的系统及方法。
技术实现思路
[0004]根据本申请案的一方面，提供一种用于图像传感器的相关双取样(CDS)读出的方法。所述图像传感器具有像素阵列的多个像素，其中每一像素包括光电二极管(PD)、经由转移(TX)晶体管耦合到所述光电二极管的第一浮动扩散部(FD1)、经由双浮动扩散(DFD)晶体管耦合到所述FD1的第二浮动扩散部(FD2)，及耦合于所述FD2与可变参考电压(VCAP)之间的横向溢出积分电容器(LOFIC)，所述方法包括：在曝光周期期间，将光电二极管(PD)曝光；及在所述曝光周期的积分周期期间，通过将所述VCAP设定为高电压(H)电平而增大所述LOFIC的电容。
[0005]根据本申请案的另一方面，提供一种图像传感器。所述图像传感器包括：多个像素，其布置成像素阵列的行及列，每一像素包括：光电二极管(PD)；第一浮动扩散部(FD1)，其经由转移(TX)晶体管连接到所述光电二极管；第二浮动扩散部(FD2)，其经由双浮动扩散(DFD)晶体管连接到所述FD1；及横向溢出积分电容器(LOFIC)，其耦合于所述FD2与可变参考电压(VCAP)之间，其中所述PD经配置以在曝光周期期间产生电荷，且其中在所述曝光周期期间，所述VCAP被设定为高电压(H)电平。
附图说明
[0006]参考以下各图描述本专利技术的非限制性及非穷尽性实施例，其中在所有各视图中相似参考编号指代相似部件，除非另有规定。
[0007]图1图解说明根据本专利技术的实施例的成像系统。
[0008]图2是根据本专利技术的实施例的像素的图解性示意图。
[0009]图3是图解说明根据本专利技术的实施例的数据读出的时序图。
[0010]图4到11是图解说明根据本专利技术的实施例的电荷积累及数据读出阶段的能量电位图。
[0011]遍及图式的数个视图，对应参考字符指示对应组件。所属领域的技术人员将了解，图中的元件是为简单及清晰起见而图解说明的，且未必按比例绘制。举例来说，为帮助改进对本专利技术的各种实施例的理解，各图中的元件中的一些元件的尺寸可相对于其它元件而被放大。而且，通常不描绘商业上可行的实施例中有用或必需的常见而众所周知的元件以便促进对本专利技术的这些各种实施例的较不受阻碍的观看。
具体实施方式
[0012]本专利技术公开针对于图像传感器中的暗电流及白像素的经改进处置的设备及方法。在以下说明中，陈述众多特定细节以提供对实施例的透彻理解。然而，相关领域的技术人员将认识到，本文中所描述的技术可在不具有所述特定细节中的一或多者的情况下实践或者可利用其它方法、组件、材料等来实践。在其它例子中，未详细展示或描述众所周知的结构、材料或操作以避免使某些方面模糊。
[0013]遍及本说明书对“一个实例”或“一个实施例”的提及意指结合所述实例所描述的特定特征、结构或特性包含于本专利技术的至少一个实例中。因此，在本说明书通篇的各个位置中，短语“在一个实例中”或“在一个实施例中”的出现未必全部是指同一实例。此外，在一或多个实例中可以任何适合方式组合所述特定特征、结构或特性。
[0014]可在本文中为易于说明而使用空间相对术语(例如“下方”、“下面”、“下部”、“底下”、“上面”、“上部”等)来描述一个元件或特征与另一(些)元件或特征的关系，如各图中所图解说明。将理解，除了图中描绘的定向外，所述空间相对术语还打算涵盖装置在使用或操作时的不同定向。举例来说，如果翻转各图中的装置，那么描述为在其它元件或特征“下面”或“下方”或“底下”的元件那时将定向为在其它元件或特征“上面”。因此，示范性术语“下面”及“底下”可涵盖上面及下面的定向两者。装置可以其它方式定向(旋转90度或以其它定向)且相应地解释本文中所使用的空间相对描述语。另外，还将理解，当将层称为在两个层“之间”时，其可为两个层之间的唯一层，或者还可存在一或多个介入层。
[0015]在本说明书通篇中，使用数个技术术语。这些术语将呈现其在其所属领域中的普通含义，除非本文中另外具体定义或其使用的上下文将另外清晰地暗示。应注意，在本文档中，元件名称及符号可互换地使用(例如，Si与硅)；然而，此两者具有相同含义。
[0016]简要地，根据本专利技术的教示的实例针对于降低暗电流(DC)及白像素(WP)。在一些实施例中，在积分周期期间，负责低转换增益(LCG)的浮动扩散部连接到相对高的电压以增大其容量(也称为全阱容量或FWC)。一般来说，暗电流及白像素的影响在LCG浮动扩散部处不那么明显，这是因为RST门与FD2或DFD门与FD2电压差小于TX门与FD1电压差。相反地，负责高转换增益(HCG)的浮动扩散部处的电压保持于相对低的电压，以降低此浮动扩散部(也称为FD1)处的DC及WP。在一些实施例中，针对RST及DFD晶体管两者使用低泄漏晶体管来抑制FD2节点处的暗电流及白像素问题。在积分周期结束之后且在HCG及LCG读出之前，可通过使用特定时序操作将FD1及FD2电压调整到相同电平以使其复位电平一致。
[0017]图1图解说明根据本专利技术的实施例的实例成像系统100。成像系统100包含像素阵列102、控制电路104、读出电路106及功能逻辑110。在一个实例中，像素阵列102是光电二极管或图像传感器像素112(例如，像素P1、P2
…
、Pn)的二维(2D)阵列。如所图解说明，光电二极管被布置成行(例如，行R1到Ry)及列(例如，列C1到Cx)。在操作中，光电二极管获取外部场景的图像数据，所述图像数据可接着用于再现人、地点、对象等的2D图像。然而，在其它实施例中，光电二极管可布置成除行及列之外的配置。
[0018]在一实施例中，在像素阵列102中的每一像素112获取其图像电荷之后，图像数据由读出电路106经由位线118读出，且接着被传送到功能逻辑110。在各种实施例中，读出电路106可包含信号放大器、模/数本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种用于具有像素阵列的多个像素的图像传感器的相关双取样CDS读出的方法，其中每一像素包括光电二极管PD、经由转移(TX)晶体管耦合到所述光电二极管的第一浮动扩散部FD1、经由双浮动扩散DFD晶体管耦合到所述FD1的第二浮动扩散部FD2，及耦合于所述FD2与可变参考电压(VCAP)之间的横向溢出积分电容器LOFIC，所述方法包括：在曝光周期期间，将光电二极管PD曝光；及在所述曝光周期的积分周期期间，通过将所述VCAP设定为高电压(H)电平而增大所述LOFIC的电容。2.根据权利要求1所述的方法，其进一步包括：在所述曝光周期期间在将所述VCAP设定为所述H电平之前，在通过将所述VCAP设定为低电压(L)电平而降低所述LOFIC的所述电容的同时，通过将所述DFD设定为关断状态而将所述FD1与所述FD2断开电连接。3.根据权利要求2所述的方法，其进一步包括：在所述曝光周期期间在将所述DFD设定为所述关断状态之后，将所述VCAP设定为所述H电平。4.根据权利要求3所述的方法，其进一步包括：在将所述VCAP设定为所述H电平之后，通过将所述DFD设定为接通状态而将所述FD1与所述FD2电连接。5.根据权利要求4所述的方法，其进一步包括：在所述曝光周期期间在将所述VCAP设定为所述H电平之后，在低转换增益LCG读出期间将所述VCAP设定为所述L值。6.根据权利要求5所述的方法，其进一步包括：通过将所述VCAP设定为所述L电平而降低暗电流及白像素的发生率。7.根据权利要求1所述的方法，其进一步包括：在双转换增益DCG周期期间，读取在所述LOFIC及所述FD1的浮动扩散电容器FDC中积累的电荷。8.根据权利要求7所述的方法，其中所述FDC耦合于所述...
【专利技术属性】
技术研发人员：长谷拓马，
申请(专利权)人：豪威科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。