一种串扰测试组件和串扰测试方法技术

本申请公开了一种串扰测试组件和串扰测试方法，属于量子芯片制造领域。串扰测试组件包括彼此耦合的第一和第二线路。其中，第二线路有多条，且其中的部分配置有串扰抑制单元，而另一部分则未配置串扰抑制单元。串扰抑制单元可以通过设置到第一和第二线路的耦合区域的抑制元件，对两线路之间的串扰进行弱化。该串扰测试组件具有便于进行构造的特点，并且还能够实现在一套配置方案的情况下对多种抑制元件的设计方案进行测试，从而可以避免针对每种设计方案单独地进行测试资源配置，进而节约了测试资源、提高了测试效率和测试资源的利用率。率。率。

【技术实现步骤摘要】
一种串扰测试组件和串扰测试方法


[0001]本申请属于量子芯片制备领域，具体涉及一种串扰测试组件和串扰测试方法。

技术介绍

[0002]随着量子比特数目的增加，在量子芯片制备过程中，量子比特的各种相应控制线路和测量线路也会不断增加。考虑到量子芯片的有限空间，这些线路之间很可能会产生不同程度的彼此影响，例如串扰，特别是在高频情况下其将表现的尤为突出。
[0003]因此，为了抑制这样的串扰，常常需要对比特结构或其读取、控制线路进行优化设计。
[0004]另外，一些实践中还会选择配置用于抑制串扰的结构。那么就需要考察这些结构所能够产生的抑制效果。为了获得可以产生更理想效果的结构，需要对以不同形式构造的串扰抑制结构进行试验。例如，针对不同形式的抑制结构方案，选择不同的试验方案。
[0005]那么就可能会导致需要验证和考察的方案较多，而对应各个结构单独地配置相应的测试方案又是繁杂和高成本（如耗费更多的测试资源）的。并且在诸如超导量子芯片的领域中，需要配置低温环境以及在线路中配置各种射频元件；同时由于量子芯片中的串扰信号相对较弱，而量子比特的信号也较弱，从而使得极低的串扰也需要被慎重地对待。
[0006]因此，如何高效、便利地对串扰抑制结构进行方案验证就是一个亟待解决的问题。

技术实现思路

[0007]有鉴于此，本申请公开了一种串扰测试组件和串扰测试方法。其能够简化串扰抑制元件的性能测试过程、提高测试效率以及测试资源的利用率。
[0008]本申请示例的方案，通过如下内容实施。
[0009]在第一方面，本申请的示例提出了一种串扰测试组件，其包括：第一线路；与第一线路耦合的至少三条第二线路，沿着第一线路的延伸轨迹间隔地分布，至少三条第二线路包括基准线路和至少两条对照线路；以及与至少两条对照线路一一对应的至少两个串扰抑制单元，每个串扰抑制单元包括至少一个抑制元件；抑制元件设置于第一线路和至少两条对照线路的耦合区域，并且被配置为弱化第一线路和对照线路之间的串扰。
[0010]在该串扰测试组件中，相互耦合的第一线路和第二线路提供信号的传输、产生串扰以及与抑制元件相互影响的环境。并且，其中部分第二线路（对照线路）配置串扰抑制单元，同时部分的第二线路（基准线路）未予以配置。因此在第一线路和第二线路传输信号的同时进行信号的测量，比对不同的第二线路的测量值将可以获得是否配置串扰抑制单元以及配置不同形式的串扰抑制单元所产生的对串扰的作用和影响的结果，进而能够据此评估抑制元件的配置方式的优劣，并且也有助于验证和开发串扰抑制方案。
[0011]另外，根据需要，第二线路中可以配置多条对照线路，并且因此可以进行多种方案的测试，而不需要针对每个设计方案为其配置独立的测试资源，从而提高资源利用率。
[0012]根据本申请的一些示例，抑制元件与第一线路和第二线路均未接触，且包括空气桥、超导元件。其中的抑制元件包括应用于倒装芯片中的倒装互连结构。示例性地，互连结构为铟柱。进一步地，铟柱被设置于第一线路和对照线路之间。
[0013]根据本申请的一些示例，串扰抑制单元具有关联于弱化程度的特征参数，特征参数包括抑制元件的数量、形状、尺寸和位置中的任意一个或多个的组合。
[0014]根据本申请的一些示例，抑制元件包括空气桥，且空气桥跨接第一线路的两侧；或者，抑制元件包括空气桥，且空气桥跨接对照线路的两侧。
[0015]根据本申请的一些示例，抑制元件包括空气桥；串扰抑制单元的数量为至少三个，且其中至少一个串扰抑制单元的全部空气桥跨接第一线路的两侧，至少一个串扰抑制单元的全部空气桥跨接对照线路的两侧，至少一个串扰抑制单元的全部空气桥中的部分跨接第一线路的两侧且剩余部分跨接对照线路的两侧。
[0016]根据本申请的一些示例，同一个串扰抑制单元中的各个空气桥具有相同的形状和尺寸；和/或，不同的串扰抑制元件中的空气桥具有相同的形状和不同的尺寸。
[0017]根据本申请的一些示例，第一线路是应用于超导量子芯片的读取总线，基准线路和对照线路是与读取总线耦合的读取谐振腔。
[0018]根据本申请的一些示例，第一线路是应用于超导量子芯片的微波控制线，基准线路和对照线路是应用于超导量子芯片的通量控制线。
[0019]在第二方面，本申请的示例提出了一种串扰测试方法，其包括：提供前述的串扰测试组件；测定第一线路和基准线路之间的第一耦合强度，以及测定第一线路和对照线路之间的第二耦合强度；比较第一耦合强度和第二耦合强度，以确定抑制元件弱化串扰的程度。
[0020]在第三方面，本申请的示例提出了一种串扰测试方法，其包括：提供前述之串扰测试组件，且第一线路为读取总线，基准线路和对照线路为读取谐振腔时；测定并比较各个读取谐振腔的品质因数，以确定抑制元件弱化串扰的性能。
[0021]有益效果：与现有技术相比，本申请的串扰测试组件能够在相对更简便的配置情况下实现多项目的测试，从而能够助于提高抑制元件的测试效率和测试资源的利用率。
附图说明
[0022]为了更清楚地说明本申请实施例或现有技术中的技术方案，以下将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
[0023]图1为本申请实施例提供的第一种串扰测试组件的结构示意图；图2公开了图1的串扰测试组件中的一个串扰抑制单元中的抑制元件的一种剖视结构示意图；
图3公开了本申请示例中的具有按照铟柱的形式构建的抑制元件的串扰测试组件的结构示意图；图4为本申请实施例提供的串扰测试方法的流程示意图。
[0024]图标：100
‑
串扰测试组件；300
‑
串扰测试组件；101
‑
第一线路；102
‑
第二线路；103a
‑
第一抑制单元；103b
‑
第二抑制单元；103c
‑
第三抑制单元；201
‑
基准线路；202
‑
对照线路；301a
‑
第一抑制单元；301b
‑
第二抑制单元；301c
‑
第三抑制单元；311
‑
桥墩；312
‑
桥体。
具体实施方式
[0025]在倒装芯片的制作过程中，芯片使用焊接凸块而非焊线固定在基材或称载体上，以提供密集的互连。因此，倒装芯片具有很优异的电气性能和热性能。
[0026]在常规的芯片封装技术中，晶片与载体之间采用细线进行互连。具体地，晶片的背面（正面朝上）贴装到载体上；其中的细线则会先连接晶片，然后再焊接到载体。相对地，倒装封装的晶片和载体采用凸块进行互连。其中，在晶片的表面配置导电的凸块。然后，再将带有凸块的晶片“翻转过来”，正面朝下放置，凸块连接到载体。在硅基芯片中，例如，凸块被选择为铜。此外，为了防止凸块对晶片的不利影响，在凸块和晶片之间还通常会配置中间层，例如被称之为凸点下金属层（Under<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种串扰测试组件，其特征在于，包括：第一线路；与第一线路耦合的至少三条第二线路，沿着第一线路的延伸轨迹间隔地分布，所述至少三条第二线路包括基准线路和至少两条对照线路；以及与所述至少两条对照线路一一对应的至少两个串扰抑制单元，每个串扰抑制单元包括至少一个抑制元件；抑制元件设置于第一线路和至少两条对照线路的耦合区域，并且被配置为弱化第一线路和对照线路之间的串扰。2.根据权利要求1所述的串扰测试组件，其特征在于，抑制元件与第一线路和第二线路均未接触，并且抑制元件包括空气桥、超导元件。3.根据权利要求1所述的串扰测试组件，其特征在于，抑制元件包括应用于倒装芯片中的倒装互连结构。4.根据权利要求3所述的串扰测试组件，其特征在于，互连结构为铟柱。5.根据权利要求4所述的串扰测试组件，其特征在于，铟柱位于第一线路和对照线路之间。6.根据权利要求1至5中任意一项所述的串扰测试组件，其特征在于，串扰抑制单元具有关联于弱化程度的特征参数，特征参数包括抑制元件的数量、形状、尺寸和位置中的任意一个或多个的组合。7.根据权利要求1所述的串扰测试组件，其特征在于，抑制元件包括空气桥，且空气桥跨接第一线路的两侧；或者，抑制元件包括空气桥，且空气桥跨接对照线路的两侧。8.根据权利要求1所述的串扰测试组件，其特征在于，抑制元件包括空气桥；串扰抑制单元的数量为至少...

【专利技术属性】
技术研发人员：ꢀ五一IntClG零一R三一二八，
申请(专利权)人：合肥本源量子计算科技有限责任公司，
类型：发明
国别省市：