砷化镓异质结双极晶体管及其制作方法技术

本发明专利技术公开了一种砷化镓异质结双极晶体管，所述砷化镓异质结双极晶体管的亚集电区和/或发射区盖层采用Si和C共掺杂的N型GaAs。本发明专利技术还公开了一种砷化镓异质结双极晶体管的制作方法。本发明专利技术在高掺的GaAs亚集电区和/或发射区盖层采用Si和C共掺杂方法，相对于只采用Si掺杂的现有技术，可有效抑制高掺GaAs层中点缺陷的扩散，提高器件的稳定性和可靠性。提高器件的稳定性和可靠性。提高器件的稳定性和可靠性。

【技术实现步骤摘要】
砷化镓异质结双极晶体管及其制作方法


[0001]本专利技术属于半导体
，具体地讲，涉及一种砷化镓异质结双极晶体管及其制作方法。

技术介绍

[0002]砷化镓(GaAs)异质结双极晶体管(Heterojunction Bipolar Transistor，HBT)具有功率密度高、增益高、相位噪声低、线性度好、芯片面积小和制造成本低等优点，广泛应用于移动电话、光通讯系统、雷达系统的射频器件中。
[0003]然而，现有技术的GaAs HBT结构中的高掺杂的GaAs层(掺杂浓度大于2
×
10
18
cm
‑3)，例如包括GaAs亚集电区和GaAs发射区盖层等，均采用Si作为掺杂剂。但是在目前的GaAs掺Si工艺中，当GaAs掺杂浓度大于2
×
10
18
cm
‑3时由于热力学原因会在GaAs材料中产生点缺陷，如Ga的间隙原子等。这些缺陷(即例如Ga的间隙原子)会在随后的生长中扩散到其他层，如GaAs基区等中，导致GaAs基区的少子寿命减小从而影响器件的核心性能，例如导致电流增益下降、可靠性降低等。目前尚未有有效的办法来抑制高掺GaAs层中产生的点缺陷。

技术实现思路

[0004]为了解决上述现有技术中的技术问题，本专利技术提供了一种能够有效抑制高掺GaAs层点缺陷扩散的砷化镓异质结双极晶体管及其制作方法。
[0005]根据本专利技术的实施例的一方面提供了一种砷化镓异质结双极晶体管，其中，所述砷化镓异质结双极晶体管的亚集电区和/或发射区盖层采用Si和C共掺杂的N型GaAs。
[0006]在上述一方面提供的砷化镓异质结双极晶体管的一个示例中，所述Si的掺杂浓度大于所述C的掺杂浓度。
[0007]在上述一方面提供的砷化镓异质结双极晶体管的一个示例中，所述砷化镓异质结双极晶体管还包括衬底、集电区、基区、发射区、接触层、集电区电极、基区电极以及发射区电极；其中，所述亚集电区、所述集电区、所述基区、所述发射区、所述发射区盖层、所述接触层依序层叠设置在所述衬底上，所述集电区电极设置在所述亚集电区上，所述基区电极设置在所述基区上，所述发射区电极设置在所述接触层上。
[0008]在上述一方面提供的砷化镓异质结双极晶体管的一个示例中，所述衬底为半绝缘GaAs；和/或，所述集电区为掺Si的N型GaAs；和/或，所述基区为掺C的P型GaAs；和/或，所述发射区为掺Si的N型GaInP；和/或，所述接触层为掺Te的N型InGaAs。
[0009]根据本专利技术的实施例的另一方面还提供了一种砷化镓异质结双极晶体管的制作方法，其中，所述制作方法包括利用Si和C共掺杂的N型GaAs制作形成所述砷化镓异质结双极晶体管的亚集电区和/或发射区盖层。
[0010]在上述一方面提供的砷化镓异质结双极晶体管的制作方法的一个示例中，所述Si的掺杂浓度大于所述C的掺杂浓度。
[0011]在上述一方面提供的砷化镓异质结双极晶体管的制作方法的一个示例中，所述制
作方法还包括：在衬底上依序形成层叠所述亚集电区、集电区、基区、发射区、所述发射区盖层和接触层；制作形成与所述亚集电区接触的集电区电极、与所述基区接触的基区电极以及与所述接触层接触的发射区电极。
[0012]在上述一方面提供的砷化镓异质结双极晶体管的制作方法的一个示例中，所述制作形成与所述亚集电区接触的集电区电极、与所述基区接触的基区电极以及与所述接触层接触的发射区电极的方法包括：利用湿法腐蚀工艺或者刻蚀工艺对所述接触层、所述发射区盖层、所述发射区的局部进行处理，使所述基区的部分暴露出；利用湿法腐蚀工艺或者刻蚀工艺对暴露出的所述基区和所述集电区的局部进行处理，使所述亚集电区的部分暴露出；在暴露出的所述亚集电区上沉积集电区电极，且在暴露出的所述基区上沉积基区电极，且在所述接触层上沉积发射区电极。
[0013]在上述一方面提供的砷化镓异质结双极晶体管的制作方法的一个示例中，所述衬底为半绝缘GaAs；和/或，所述集电区为掺Si的N型GaAs；和/或，所述基区为掺C的P型GaAs；和/或，所述发射区为掺Si的N型GaInP；和/或，所述接触层为掺Te的N型InGaAs。
[0014]有益效果：本专利技术在现有技术的高掺Si的GaAs层(包括GaAs亚集电区和/或GaAs发射区盖层)里主动进行一定量C掺杂，也就是Si和C共掺杂，形成Si和C共掺杂的N型GaAs，并使材料总的电子浓度保持一致。这样通过一定量C并入后产生带负电荷的C原子，而在GaAs中产生的Ga间隙原子由于带正电荷，会被带负电荷的C俘获而无法扩散，使得基区不受Ga间隙原子的影响，从而保证了器件的稳定性和可靠性。并且Si和C共掺杂工艺和现有的生长工艺完全兼容，非常容易实施。
附图说明
[0015]通过结合附图进行的以下描述，本专利技术的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：
[0016]图1是根据本专利技术的实施例的砷化镓异质结双极晶体管的结构示意图；
[0017]图2A至图2D是根据本专利技术的实施例的砷化镓异质结双极晶体管的制作方法的制程图。
具体实施方式
[0018]以下，将参照附图来详细描述本专利技术的具体实施例。然而，可以以许多不同的形式来实施本专利技术，并且本专利技术不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本专利技术的原理及其实际应用，从而使本领域的其他技术人员能够理解本专利技术的各种实施例和适合于特定预期应用的各种修改。
[0019]如本文中使用的，术语“包括”及其变型表示开放的术语，含义是“包括但不限于”。术语“基于”、“根据”等表示“至少部分地基于”、“至少部分地根据”。术语“实施例”、“一个示例”、“一个实施例”和“一实施例”表示“至少一个实施例”。术语“另一个实施例”、“另一实施例”、“另一个示例”、“又一个示例”表示“至少一个其他实施例”。术语“第一”、“第二”等可以指代不同的或相同的对象。下面可以包括其他的定义，无论是明确的还是隐含的。除非上下文中明确地指明，否则一个术语的定义在整个说明书中是一致的。
[0020]在此，还需要说明的是，为了避免因不必要的细节而模糊了本专利技术，在附图中仅仅
示出了与根据本专利技术的方案密切相关的结构和/或处理步骤，而省略了关系不大的其他细节。
[0021]图1是根据本专利技术的实施例的砷化镓异质结双极晶体管的结构示意图。
[0022]参照图1，根据本专利技术的实施例的砷化镓异质结双极晶体管包括：衬底10、亚集电区20、集电区30、基区40、发射区50、发射区盖层60、接触层70、集电区电极80、基区电极90以及发射区电极100。
[0023]具体地，所述亚集电区20、所述集电区30、所述基区40、所述发射区50、所述发射区盖层60、所述接触层70依序层叠设置在所述衬底10上。所述集电区电极80设置在所述亚集电区20上，所述基区电极90设置在所述基区40上，所述发射区本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种砷化镓异质结双极晶体管，其特征在于，所述砷化镓异质结双极晶体管的亚集电区和/或发射区盖层采用Si和C共掺杂的N型GaAs。2.根据权利要求1所述的砷化镓异质结双极晶体管，其特征在于，所述Si的掺杂浓度大于所述C的掺杂浓度。3.根据权利要求1或2所述的砷化镓异质结双极晶体管，其特征在于，所述砷化镓异质结双极晶体管还包括衬底、集电区、基区、发射区、接触层、集电区电极、基区电极以及发射区电极；其中，所述亚集电区、所述集电区、所述基区、所述发射区、所述发射区盖层、所述接触层依序层叠设置在所述衬底上，所述集电区电极设置在所述亚集电区上，所述基区电极设置在所述基区上，所述发射区电极设置在所述接触层上。4.根据权利要求3所述的砷化镓异质结双极晶体管，其特征在于，所述衬底为半绝缘GaAs；和/或，所述集电区为掺Si的N型GaAs；和/或，所述基区为掺C的P型GaAs；和/或，所述发射区为掺Si的N型GaInP；和/或，所述接触层为掺Te的N型InGaAs。5.一种砷化镓异质结双极晶体管的制作方法，其特征在于，所述制作方法包括利用Si和C共掺杂的N型GaAs制作形成所述砷化镓异质结双极晶体管的亚集电区和/或发射区盖层。6.根据权利要求4所述的制作方法，其特征在于，...

【专利技术属性】
技术研发人员：黄勇，
申请(专利权)人：苏州晶歌半导体有限公司，
类型：发明
国别省市：