占空比可变的交叠半余弦散射通信调制器制造技术

本实用新型专利技术公开了一种占空比可变的交叠半余弦散射通信调制器，它涉及通信领域中占空比可变及带内频率交叠的解调器装置。它由低中频ＱＰＳＫ调制器、Ｄ／Ａ变换器、本振模块、混频器、带通滤波器、放大器、电源等部件组成。它采用低中频ＱＰＳＫ调制器产生占空比可变的余弦信号及带内两频交叠的信号形式，使每个码元保留了宽度可调节的多径保护间隔及使合成信号的时域波形接近恒幅、频域构成了带内频率分集，达到抗多径干扰和抗信道衰落能力，以及充分利用发射机功率的目的。且本实用新型专利技术还具有电路结构简单，成本低廉，体积小，性能稳定可靠，维护方便等特点，特别适用于作大、中容量散射通信系统中的调制器装置。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】
占空比可变的交叠半余弦散射通信调制器
本技术涉及通信领域中的一种占空比可变的交叠半余弦散射通信调制器，特别适用于大、中容量的散射通信系统作调制器装置。
技术介绍
散射通信领域中，信号形式及调制解调方式的设计是系统设计中的关键技术。传统的散射通信调制器一般采用全占空、无交叠、无频率分集的信号形式，由调制器在码元的周期内产生一路全占空的传输信号波形后直接进行调制输出。这种方法的优点是调制器结构简单，缺点是发射机功率利用率低，抗信道衰落性能差以及受多径展宽影响较为严重等。特别在大，中容量的散射通信系统中，由于传输的信号速率较高，信道衰落和多径展宽的影响更为严重，直接影响通信的质量及可靠性。
技术实现思路
本技术的目的在于避免上述
技术介绍
中的不足之处而提供一种具有较高功率利用率、较强抗信道衰落能力和较强抗多径能力的占空比可变的交叠半余弦散射通信调制器，且本技术还具有电路结构简单，成本低廉，体积小，重量轻，性能稳定可靠，维修方便等特点。本技术的目的是这样实现的：它由低中频QPSK调制器1、D/A变换器2，本振模块3，混频器4，带通滤波器5，放大器6，电源15等组成，其中低中频QPSK调制器1的输入端口1通过时钟线-->与符号时钟入端口A相连，输入端口2通过数据线与信码入端口B相连，输出端口3通过数据总线与D/A变换器2输入端口1相连；混频器4输入端口1，2分别通过信号线与D/A变换器2输出端口2、本振模块3输出端口1相连，其输出端口3通过信号线与带通滤波器5输入端口1相连；放大器6输入端口1通过信号线与带通滤波器5输出端口2相连，输出端口2通过信号线与发射信号出端口C相连，电源15出端+V电压端与各部件相应电源端连接。本技术低中频QPSK调制器1由奇偶分群模块7，差分编码模块8，信号成型模块9-1，9-2，乘法器10-1至10-4，低中频模块11-1，11-2，90度移相模块12-1，12-2，1/2码元延迟模块13-1，13-2，加法器14-1至14-3组成，其中奇偶分群模块7输入端口1、2脚分别与符号时钟入端口A、信码入端口B相连，其输出端口3、4分别与差分编码模块8输入端口1、2脚相连；信号成型模块9-1、9-2各输入端口1脚分别与差分编码模块8各输出端口3、4脚相连，其各输出端口2脚分别与乘法器10-1、10-2输入端口1脚及1/2码元延迟模块13-1、13-2各输入端口1脚相连；乘法器10-1、10-2各输入端口2脚分别与低中频模块11-1输出端口1脚、90度移相模块12-1输出端口2脚相连，其各输出端口3脚分别与加法器14-1输入端口1、2脚相连；低中频模块11-1、11-2各输出端口1脚分别与90度移相模块12-1、12-2各输入端口1脚相连；乘法器10-3、10-4各输入端口1脚分别与1/2码元延迟模块13-1、13-2各输出端口2脚相连，其各输入端口2脚分别与低中频模块11-2输出端口1脚、90度移相模-->块12-2输出端口2脚相连，各输出端口3脚则分别与加法器14-2输入端口1、2脚相连；加法器14-1、14-2各输出端口3脚分别与加法器14-3输入端口1、2脚相连；加法器14-3输出端口3脚与D/A变换器2输入端口1脚相连；奇偶分群模块7、差分编码模块8、信号成型模块9-1、9-2、乘法器10-1至10-4、低中频模块11-1、11-2、90度移相模块12-1、12-2、1/2码元延迟模块13-1、13-2、加法器14-1至14-3各入端7脚与电源15出端+V电压端并接、各入端8脚与地端并接。本技术相比
技术介绍
具有以下优点：1.本技术采用了可产生占空比可变的半余弦调制信号的低中频QPSK调制器1，在每个码元内保留了宽度可调节的多径保护间隔，因而在相同的多径干扰下，与全占空的信号相比具有较小的码间干扰。2.本技术采用低中频QPSK调制器1实现了带内两频交叠的信号形式，不但使合成信号的时域波形接近恒幅，达到了充分利用发射机功率的目的，而且在频域构成了带内频率分集，减轻了信道衰落对通信质量的影响，提高了抗信道衰落的能力。3.本技术的主要部分采用大规模现场可编程器件制作，因此可通过配置不同的程序灵活地实现对调制器工作参数的修改，使电路结构简单，成本显著降低。4.本技术集成化程度高，因此体积小，重量轻，性能稳定可靠，维修方便。-->附图说明图1是本技术的电原理方块图。图2是本技术低中频QPSK调制器1实施例的电原理图。具体实施方式：参照图1，图2，本技术由低中频QPSK调制器1、D/A变换器2、本振模块3、混频器4、带通滤波器5、放大器6、电源15等组成，图1是本技术的电原理方块图，实施例按图1连接线路。本技术低中频QPSK调制器1输入端口1、2分别输入符号时钟入端口A、信码入端口B的通信信号，其作用是产生占空比可变的交叠半余弦低中频数字调制信号。低中频QPSK调制器1由奇偶分群模块7、差分编码模块8、信号成型模块9-1、9-2、乘法器10-1至10-4、低中频模块11-1、11-2、90度移相模块12-1、12-2、1/2码元延迟模块13-1、13-2、加法器14-1至14-3组成，图2是本技术低中频QPSK调制器1的电原理图，实施例按图2连接线路。图2中奇偶分群模块7用于对输入的信码进行串/并变换，将输入的一路信码变成I、Q两个支路的信号；差分编码模块8分别对I、Q两路的信码进行差分编码后分别送入信号成型模块9-1、9-2，信号成型模块9-1、9-2的输出信码分别输入乘法器10-1、10-2及1/2码元延迟模块13-1、13-2各输入端1脚。信号成型模块9-1、9-2的作用是将码元信号转换成为适合信道传输的信号波形；低中频模块11-1和11-2用于产生两路不同频率的低中频信号，分别输入乘法器10-1、10-3各输入端2脚及90度移相模块12-1、12-2的各输入端1脚，以便通过乘法器10-1、-->10-3和信码相乘后形成带内两频的频率分集形式，乘法器10-1、10-3的输出信号分别输入加法器14-1、14-2各入端1脚；90度移相模块12-1、12-2用于将低中频模块11-1和11-2产生的载波信号进行90度移相处理，把移相信号分别输入乘法器10-2、10-4各入端2脚，以得到和其正交的载波；1/2码元延迟模块13-1和13-2的作用是将信号成型模块9-1、9-2产生的I、Q两路信码进行1/2码元延迟，延迟后的I、Q两路信码再输入乘法器10-3、10-4各输入端1脚，使其与低中频模块11-2和90度移相模块12-2所产生的载波进行混频，混频后的I、Q两路低中频调制信号在加法器14-2中进行I、Q合并后再与从加法器14-1输出的没有进行延迟处理的一路信号在加法器14-3进行叠加，从而得到时域接近恒幅的信号波形，达到了充分利用发射机功率的目的；最后加法器14-3所输出的恒幅时域信号通过其输出端口3脚送入D/A变换器2中进行D/A变换。实施例奇偶分群模块7、差分编码模块8、信号成型模块9-1、9-2、乘法器10-1至10-4、低中频模块11-1、11-2、90度移相模块12-1、12-2、1本文档来自技高网...

【技术保护点】
一种占空比可变的交叠半余弦散射通信调制器，它由Ｄ／Ａ变换器（２）、本振模块（３）、混频器（４）、带通滤波器（５）、放大器（６）、电源（１５）等组成，其特征在于：还由低中频ＱＰＳＫ调制器（１）组成，其中低中频ＱＰＳＫ调制器（１）的输入端口１通过时钟线与符号时钟入端口（Ａ）相连，输入端口２通过数据线与信码入端口（Ｂ）相连，输出端口３通过数据总线与Ｄ／Ａ变换器（２）输入端口１相连；混频器（４）输入端口１，２分别通过信号线与Ｄ／Ａ变换器（２）输出端口２、本振模块（３）输出端口１相连，其输出端口３通过信号线与带通滤波器（５）输入端口１相连；放大器（６）输入端口１通过信号线与带通滤波器（５）输出端口２相连，输出端口２通过信号线与发射信号出端口（Ｃ）相连，电源（１５）出端＋Ｖ电压端与各部件相应电源端连接。

【技术特征摘要】
1.一种占空比可变的交叠半余弦散射通信调制器，它由D/A变换器(2)、本振模块(3)、混频器(4)、带通滤波器(5)、放大器(6)、电源(15)等组成，其特征在于：还由低中频QPSK调制器(1)组成，其中低中频QPSK调制器(1)的输入端口1通过时钟线与符号时钟入端口(A)相连，输入端口2通过数据线与信码入端口(B)相连，输出端口3通过数据总线与D/A变换器(2)输入端口1相连；混频器(4)输入端口1，2分别通过信号线与D/A变换器(2)输出端口2、本振模块(3)输出端口1相连，其输出端口3通过信号线与带通滤波器(5)输入端口1相连；放大器(6)输入端口1通过信号线与带通滤波器(5)输出端口2相连，输出端口2通过信号线与发射信号出端口(C)相连，电源(15)出端+V电压端与各部件相应电源端连接。2.根据权利要求1所述的占空比可变的交叠余弦散射通信调制器，其特征在于：低中频QPSK调制器(1)由奇偶分群模块(7)、差分编码模块(8)、信号成型模块(9-1)、(9-2)、乘法器(10-1)至(10-4)、低中频模块(11-1)、(11-2)、90度移相模块(12-1)、(12-2)、1/2码元延迟模块(13-1)、(13-2)、加法器(14-1)至(14-3)组成，其中奇偶分群模块(7)输入端口1、2脚分别与符号时钟入端口(A)、信码入端口(B)相连，其输出端口3、4分别与差分编码模块(8)输入端口1、2脚相连；信号成型模块(9-1)、(9-2)各输入端...

【专利技术属性】
技术研发人员：李文铎，秦建存，
申请(专利权)人：中国电子科技集团公司第五十四研究所，
类型：实用新型
国别省市：13[中国|河北]