减小存储器编程操作中的最大编程电压制造技术

本发明专利技术描述了用于减小存储器编程操作中的最大编程电压的系统和方法。实例存储器装置包括：存储器阵列，其包括电耦合到多个字线和多个位线的多个存储器单元；以及控制器，其耦合到所述存储器阵列，所述控制器执行包括以下各项的操作：识别用于执行存储器编程操作的一或多个存储器单元，其中所述存储器单元电耦合到目标字线和一或多个目标位线；使所述存储器阵列的漏极侧选择栅极和源极侧选择栅极断开；使所述存储器阵列的未选字线放电到预定义电压电平；以及将一或多个编程电压脉冲施加到所述目标字线。述目标字线。述目标字线。

【技术实现步骤摘要】
减小存储器编程操作中的最大编程电压


[0001]本公开的实施例大体上涉及存储器子系统，且更确切地说，涉及减小存储器编程操作中的最大编程电压。

技术介绍

[0002]一种存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可以是例如非易失性存储器装置和易失性存储器装置。大体来说，主机系统可以利用存储器子系统将数据存储在存储器装置处且从存储器装置检索数据。

技术实现思路
附图说明
[0003]根据下文给出的实施方式且根据本公开的各种实施例的附图将更加充分地理解本公开。
[0004]图1示出根据本公开的一些实施例的包含存储器子系统的实例计算系统。
[0005]图2为根据实施例的与存储器子系统的存储器子系统控制器通信的存储器装置的框图。
[0006]图3A示意性地示出布置于存储器装置中的存储器单元的集合。
[0007]图3B示意性地示出源极
‑
漏极电流与用于两个存储器单元的控制栅极电压的相关性。
[0008]图3C示意性地示出用于存储器单元的阈值控制栅极电压的实例分布。
[0009]图4示意性地示出实例存储器阵列。
[0010]图5示意性地示出根据本公开的各方面操作的实例存储器装置。
[0011]图6示出根据本公开的各方面操作的存储器装置的实例存储器阵列的片段。
[0012]图7示出在通过本公开的系统和方法执行编程操作期间施加到存储器阵列的各种部分的实例电压波形。
[0013]图8为根据本公开的一些实施例的执行存储器编程操作的实例方法的流程图。
[0014]图9为本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
[0015]本公开的各方面涉及减小存储器编程操作中的最大编程电压。一或多个存储器装置可为存储器子系统的一部分，其可为存储装置、存储器模块或存储装置与存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。大体来说，主机系统可以利用包含一或多个组件的存储器子系统，所述一或多个组件例如存储数据的存储器装置。主机系统可提供待存储于存储器子系统处的数据，且可请求待从存储器子系统检索的数据。
[0016]存储器子系统可包含高密度非易失性存储器装置，其中当没有电力供应到存储器
装置时需要保留数据。非易失性存储器装置的一个实例为与非(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置为一或多个裸片的封装。每个裸片可以包含一或多个平面。对于一些类型的非易失性存储器装置(例如，NAND装置)，每一平面包含一组物理块。在一些实施方案中，每一块可包含多个子块。每一子块包含一组存储器单元(“单元”)。存储器单元为存储信息的电子电路。取决于单元类型，存储器单元可存储一或多位信息，且其电荷电平可限定与所存储的位数相关的各种逻辑状态。逻辑状态可由如“0”和“1”的二进制值或这些值的组合表示。可通过存储器存取操作(例如，读取、写入、擦除操作)选择性地存取每一块和子块。
[0017]存储器单元可形成于列(下文也称为“位线”)和行(下文也称为字线)的阵列中的硅晶片上。字线是指存储器装置的存储器单元的与一或多个位线一起使用以产生存储器单元中的每一个的地址的一或多行。位线和字线的相交点限定存储器单元的地址。
[0018]块是指用于存储数据的存储器装置的单位，且可包含存储器单元群组、字线群组、字线或个别存储器单元。每一块可包含若干子块，其中每一子块由从共享位线延伸的相关联支柱(例如，竖直导电迹线)限定。存储器页(在本文中也被称为“页”)存储对应于从主机系统接收到的数据的一或多位二进制数据。为了实现高密度，非易失性存储器装置中的存储器单元串可被构造成包含至少部分围绕多晶硅沟道材料(即，沟道区)的支柱的若干存储器单元。存储器单元可耦合到存取线(即，字线)以便在存储器块(例如，存储器阵列)中形成串阵列。例如3D快闪NAND存储器的某些非易失性存储器装置的紧凑性质意味着字线对于存储器块内的许多存储器单元来说是常见的。一些存储器装置使用某些类型的存储器单元(例如，三层级单元(TLC)存储器单元)，其在每一存储器单元中存储三位数据，这使得更多应用能够从传统硬盘驱动器移动到较新存储器子系统(例如，NAND固态驱动器(SSD))。
[0019]可通过将字线偏置电压施加到所选(目标)子块的存储器单元所连接的字线来相对于存储器单元执行存储器存取操作(例如，编程(写入)操作、擦除操作等)。举例来说，可响应于从主机接收到写入命令而执行的编程操作可涉及将编程电压脉冲循序地施加到所选(目标)字线。在一些实施方案中，编程脉冲电压可从初始电压值(例如，0V)循序地斜升到最终电压值(例如，V
PGM MAX
)。
[0020]在一个方法中，可采用增量步进脉冲编程(ISPP)过程或方案来维持用于较高数据可靠性的紧密单元阈值电压分布。在ISPP中，将具有递增量值(例如，通过预定义脉冲步进高度)的一系列高振幅电压电平脉冲施加到一或多个存储器单元所连接的字线，以将存储器单元的电压电平逐渐升高到高于对应于存储器存取操作的字线电压电平(例如，目标编程电平)。由存储器装置的字线驱动器施加均匀地增加的脉冲使得所选字线能够斜升或增加到所要字线电压电平(V
wl
)以用于编程操作。类似地，可将具有均匀增加的电压电平的一系列电压脉冲施加到字线以在擦除操作的执行期间将字线斜升到对应字线电压电平。
[0021]将一系列递增电压编程脉冲施加到所选字线以增加连接到所述字线的每一存储器单元的电荷电平，且进而增加阈值电压。在每一编程脉冲之后，或在数个编程脉冲之后，可执行编程验证操作以确定一或多个存储器单元的阈值电压是否已增加到所要编程电平。
[0022]由于编程电压由裸片上电荷泵产生，因此减小最大编程电压将允许减小裸片大小和制造成本两者。本公开的系统和方法通过将负电压施加到存储器单元串的支柱来减小最大编程电压，同时维持存储器单元上的相同编程应力。
[0023]因此，执行编程操作可涉及通过断开选择栅极漏极(SGD)和选择栅极源极(SGS)信号两者来使所选子块和未选子块两者的支柱浮动，所述选择栅极漏极和选择栅极源极信号控制耦合到每一串存储器单元的相应漏极侧和源极侧选择晶体管。一旦支柱浮动，就可使未选字线放电到预定义电势，因此促进所选子块的支柱处的电势降到对应的负电势。因此，可循序地施加到目标(所选)字线的编程电压脉冲可减小支柱的负电势的值，同时将编程应力和编程禁止应力维持在与将在不将负电势施加到支柱的情况下实现的电平相同的电平，如下文中更详细描述。
[0024]因此，此方法的优点包含但不限于通过减小最大编程电压来改进裸片大小和每位能量。
[0025]图1示出根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，其包括：存储器阵列，其包括电耦合到多个字线和多个位线的多个存储器单元；以及控制器，其耦合到所述存储器阵列，所述控制器执行包括以下各项的操作：识别用于执行存储器编程操作的一或多个存储器单元，其中所述存储器单元电耦合到目标字线和一或多个目标位线；使所述存储器阵列的漏极侧选择栅极和源极侧选择栅极断开；使所述存储器阵列的未选字线放电到预定义电压电平；以及将一或多个编程电压脉冲施加到所述目标字线。2.根据权利要求1所述的存储器装置，其中所述操作进一步包括：相对于所述一或多个存储器单元执行编程验证操作。3.根据权利要求1所述的存储器装置，其中使所述存储器阵列的漏极侧选择栅极和源极侧选择栅极断开使得所述存储器阵列的支柱浮动。4.根据权利要求1所述的存储器装置，其中使所述存储器阵列的未选字线放电到预定义电压电平使得在所述存储器阵列的所选支柱上呈现对应的负电势。5.根据权利要求1所述的存储器装置，其中所述操作进一步包括：使所述存储器阵列的虚拟字线充电到预定义阈值电压。6.根据权利要求1所述的存储器装置，其中所述操作进一步包括：将种子电压施加到所述存储器阵列的未选子块。7.根据权利要求1所述的存储器装置，其中在增大的编程电压电平下执行所述一或多个编程电压脉冲。8.一种包括可执行指令的计算机可读非暂时性存储媒体，所述可执行指令在由管理包括多个存储器单元的存储器阵列的控制器执行时使所述控制器：识别存储器阵列，所述存储器阵列包括多个存储器单元，一或多个存储器单元用于执行存储器编程操作，其中所述存储器单元电耦合到目标字线和一或多个目标位线；使所述存储器阵列的漏极侧选择栅极和源极侧选择栅极断开；使所述存储器阵列的未选字线放电到预定义电压电平；以及将一或多个编程电压脉冲施加到所述目标字线。9.根据权利要求8所述的计算机可读非暂时性存储媒体，其进一步包括可执行指令，所述可执行指令在由所述控制器执行时使所述控制器：相对于所述一或多个存储器...

【专利技术属性】
技术研发人员：宁涉洋，L，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：