一种新型混合降隔离型压变换器制造技术

本发明专利技术涉及集成电路领域与开关电源领域，公开了一种新型混合隔离型降压变换器。本发明专利技术的混合隔离型降压变换器的开关节点处的电压摆幅为1/2输入电压，而传统隔离型降压变换器(全桥变换器、半桥变换器)开关节点处的电压摆幅为输入电压，本发明专利技术的开关损耗与传统结构相比可以得到减小。此外，电路开关节点电压摆幅减小，使其可以使用更低压的开关管，实现开关管导通损耗减小。通过时序控制，利用谐振可以实现开关管的零电压开启(ZVS)或者低电压开启(LVS)，进而实现开关管的开关损耗减小。与传统隔离型降压变换器(全桥变换器、半桥变换器)相比，本发明专利技术提出的新型混合隔离型降压变换器极大地提高了能量转换效率。大地提高了能量转换效率。大地提高了能量转换效率。

【技术实现步骤摘要】
一种新型混合降隔离型压变换器


[0001]本专利技术涉及集成电路领域与开关电源领域，更具体的说是涉及一种新型混合隔离型降压变换器的设计。

技术介绍

[0002]随着大数据，物联网，云计算和移动互联网的发展，全世界已经建立了越来越多的数据中心。随着云计算的普及，数据中心的功耗有显著增长。当前，直流配电系统由于其高效的功能而被广泛用于替代数据中心中的传统交流系统。数据中心通常使用大量CPU，每个CPU都需要一个稳压良好的直流电压，该电压由稳压器模块(VRM)提供。在大多数应用中，数据中心的48V总线供电电源是未稳压的，需要采用高变换比DC
‑
DC变换器给大量CPU提供稳压良好的直流电压(例如1V)。由于数据中心的增加和其功耗的不断增长，为了提高效率，减小损失功耗，高变换比DC
‑
DC变换器的设计至关重要。用DC
‑
DC转换器实现非常高的转换比，目前大多数解决方案都使用变压器来处理，而隔离型变换器的次级侧需要整流电路来实现AC
‑
DC转换。
[0003]如图1所示，目前主要采用的是4种整流电路。半波整流的结构简单，但是电流利用率低，常用在高压小电流的场合；全桥整流电路需要4个整流二极管，对于低压大电流的设计，容易产生更大的导通损耗；全波整流电路结构复杂，需要带中心抽头的变压器，其绕制比较复杂，且绕组对铜和铁的损耗比较大；倍流整流电路的变压器变比是其他整流电路的1/2，更适合低压大电流的应用，且能够减小输出电流的纹波，但需要两个输出电感，占用的面积和成本会增加。采用同步整流电路，即用功率开关管代替二极管作整流管，可以显著地降低整流管的导通损耗。

技术实现思路

[0004]本专利技术的目的，在于提出一种适用于高变换比的新型混合隔离型降压变换器，可以有效减小开关管的开关损耗、导通损耗，提高能量转换效率。本专利技术的次级侧电路可以用任意一种整流电路，对于高转换效率的应用建议使用全波同步整流电路和倍流同步整流电路，对于高变换比的应用建议使用倍流同步整流电路。以下新型混合隔离型降压变换器的次级侧采用倍流同步整流电路来进行说明。
[0005]本专利技术的技术方案为：
[0006]混合隔离型降压变换器包括驱动电路、功率级拓扑和整流电路三个部分。
[0007]所述功率级拓扑包括4个功率开关管MN1、MN2、MN3和MN4、一个飞电容C
F
、一个变压器T1。
[0008]具体的，第一NMOS管MN1的漏极接输入电压V
in
，其栅极接驱动信号TG1，其源极接第三NMOS管MN3的漏极、变压器T1初级侧的一端。和第二NMOS 管MN2的漏极
[0009]第二NMOS管MN2的漏极接输入电压V
in
，其栅极接驱动信号TG2，其源极接飞电容C
F
的一端、变压器T1初级侧的另一端。
[0010]第三NMOS管MN3的栅极接驱动信号BG2，其源极接第三NMOS管MN3 的源极、飞电容C
F
的另一端。
[0011]第四NMOS管MN4的栅极接驱动信号BG1，其源极与地相连。
[0012]所述整流电路包括2个功率开关管MN5和MN6、两个电感L0和L1、一个电容C和一个负载电阻R。
[0013]具体的，第五NMOS管MN5的漏极接电感L0的一端、变压器次级侧的一端，其栅极接驱动信号BG3，其源极与地相连。
[0014]第六NMOS管MN6的漏极接电感L1的一端、变压器次级侧的另一端，其栅极接驱动信号BG4，其源极与地相连。
[0015]电容C的一端连接电感L0的另一端、L1的另一端、电阻R的一端和输出端，其另一端与地相连；电阻R的另一端与地相连。
[0016]所述驱动电路包括自举驱动电路和次级侧驱动电路。
[0017]所述自举驱动电路包括3个开关管MSP1、MSP2和MSN1，4个自举电容 C
Boot1
、C
Boot2
、C
Boot3
和C
BD
，3个电平位移电路LS1、LS2和LS3，4个驱动电路DRV1、DRV2、DRV3、DRV4，一个LDO电路，一个二极管DB和一个反相器。
[0018]具体的，第一PMOS管MSP1的栅极接控制信号S1，源极接第一自举电容 C
Boot1
的一端和第一驱动电路DRV1的电源端BST1，漏极接第二PMOS管MSP2 的源极、第二自举电容C
Boot2
的一端和第二驱动电路DRV2的电源端BST2。
[0019]第二PMOS管MSP2的栅极接控制信号S2，漏极接第四驱动电路DRV4的电源端INTVCC；INTVCC接5V电源。
[0020]第一NMOS管MSN1的栅极接电容C
BD
的一端以及二极管DB的负端，电容C
BD
的另一端接反相器的输出端，反相器的输入端接控制信号S3；第一NMOS 管MSN1的源极接二极管DB的正端以及输入电源Vin，第一NMOS管MSN1 的漏端接LDO的电源端；LDO的地端接SW2以及第三自举电容C
Boot3
的一端， LDO的输出端接第三自举电容C
Boot3
的另一端和第三驱动电路DRV3的电源端 BST3。
[0021]第一电平位移电路LS1的输入为PWMT1信号，输出为第一驱动电路DRV1 的输入；第一驱动电路DRV1的地端与SW1相连，并与第一自举电容C
Boot1
的另一端相连，其输出为TG1，为功率级拓扑中的第一NMOS管MN1提供栅极驱动信号。
[0022]第二电平位移电路LS2的输入为PWMB2信号，输出为第二驱动电路DRV2 的输入；第二驱动电路DRV2的地端与SW3相连，并与第二自举电容C
Boot2
的另一端相连，其输出为BG2，为功率级拓扑中的第三NMOS管MN3提供栅极驱动信号。
[0023]第三电平位移电路LS3的输入为PWMT2信号，输出为第三驱动电路DRV3 的输入；第三驱动电路DRV3的地端与SW2相连，并与第三自举电容C
Boot3
的另一端相连，其输出为TG2，为功率级拓扑中的第二NMOS管MN2提供栅极驱动信号。
[0024]第四驱动电路DRV4的输入为PWMB1信号，其地端与地相连，其输出为 BG1，为功率级拓扑中的第四NMOS管MN4提供栅极驱动信号。
[0025]所述次级侧驱动电路包括2个驱动电路DRV5、DRV6。
[0026]具体的，第五驱动电路DRV5的输入为PWMB3信号，其地端与地相连，其输出为BG3，为整流电路中的第五NMOS管MN5提供栅极驱动信号。
[0027]第六驱动电路DRV6的输入为PWMB4信号，其地端与地相连，其输出为 BG4，为整流电路中的第六NMOS管MN6提供栅极驱动信号。
...

【技术保护点】

【技术特征摘要】
1.一种新型混合隔离型降压变换器，其特征在于，包括自举驱动电路、功率级拓扑和整流电路；所述自举驱动电路包括第一开关管MSP1、第二开关管MSP2、第三开关管MSN1、第一自举电容C
Boot1
、第二自举电容C
Boot2
、第三自举电容C
Boot3
、第一电平位移电路LS1、第二电平位移电路LS2、第三电平位移电路LS3、第一驱动电路DRV1、第二驱动电路DRV2、第三驱动电路DRV3、第四驱动电路DRV4、第五驱动电路DRV5、第六驱动电路DRV6、LDO电路、二极管DB和反相器；所述功率级拓扑第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、飞电容C
F
和变压器T1；所述整流电路包括第五NMOS管MN5、第六NMOS管MN6、第一电感和第二电感、电容C和负载电阻R；具体的，第一开关管MSP1的栅极接第一外部控制信号，源极接第一自举电容C
Boot1
的一端和第一驱动电路DRV1的电源端BST1，漏极接第二开关管MSP2的源极、第二自举电容C
Boot2
的一端和第二驱动电路DRV2的电源端BST2；第二开关管MSP2的栅极接第二外部控制信号，漏极接第四驱动电路DRV4的电源端INTVCC；INTVCC接5V电源；第三开关管MSN1的栅极接电容C
BD
的一端以及二极管DB的负端，电容C
BD
的另一端接反相器的输出端，反相器的输入端接第三外部控制信号；第三开关管MSN1的源极接二极管DB的正端以及输入电源Vin，第三开关管MSN1的漏端接LDO的电源端；LDO的地端接第三自举电容C
Boot3
的一端，LDO的输出端接第三自举电容C
Boot3
的另一端和第三驱动电路DRV3的电源端BST3；第一电平位移电路LS1的输入为第一PWM信号，输出为第一驱动电路DRV1的输...

【专利技术属性】
技术研发人员：甄少伟，谢泽亚，武宏阳，赵冰清，杨芮，熊海亮，周春华，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：