用于接收数据的改进时钟方案制造技术

提出了用于改进时钟方案以降低功耗的方法和装置。装置包括被配置为经由链路与存储器通信的主机。主机还被配置为：从存储器接收第一时钟；在读取操作的第一模式中，基于第一时钟接收来自存储器的数据；生成第二时钟，第二时钟独立于第一时钟被生成；以及在读取操作的第二模式中，基于第二时钟接收来自存储器的数据。据。据。

【技术实现步骤摘要】
【国外来华专利技术】用于接收数据的改进时钟方案
[0001]优先权要求
[0002]本申请要求于2020年03月27日提交的、题目为“IMPROVED CLOCKING SCHEME TO RECEIVE DATA”的美国专利申请号16/832855的优先权，以其整体并入本文。


[0003]本公开总体上涉及具有用于接收数据的改进时钟方案的方法和装置，并且更具体地，涉及利用由主机生成的内部时钟来接收来自存储器的数据的方法和装置。

技术介绍

[0004]计算设备(例如膝上型计算机、移动电话等)可以包括一个或多个处理器以执行各种功能，诸如电话、无线数据访问和相机/视频功能等。存储器是计算设备的重要组件。一个处理器可以耦合到存储器以执行上述计算功能。例如，一个处理器可以从存储器获取指令以执行计算功能和/或在存储器内存储用于处理这些计算功能的临时数据等。存储器性能的改进同样会改进计算设备。

技术实现思路

[0005]本
技术实现思路
标识了一些示例方面的特征并且不是所公开的主题的排他性或详尽描述。附加特征和方面被描述，并且对于本领域技术人员在阅读以下详细描述并且察看形成其一部分的附图之后将变得清楚。
[0006]根据至少一个实施例的装置包括被配置为经由链路与存储器通信的主机。主机还被配置为：从存储器接收第一时钟；在读取操作的第一模式中，基于第一时钟接收来自存储器的数据；生成第二时钟，第二时钟独立于第一时钟被生成；以及在读取操作的第二模式中，基于第二时钟接收来自存储器的数据。
[0007]根据至少一个实施例的另一个装置包括被配置为经由链路与存储器通信的主机。主机还被配置为：在训练模式中，以一频率从存储器接收时钟；在读取操作的第一模式中，基于该时钟接收来自存储器的数据；禁止存储器生成时钟；以及在读取操作的时钟被禁用的第二模式中，以该频率接收来自存储器的数据。
[0008]一种用以减小系统中的功率的方法，包括：由主机从存储器接收第一时钟；在读取操作的第一模式中，由主机并且基于第一时钟接收来自存储器的数据；由主机生成第二时钟，第二时钟独立于第一时钟被生成；以及由主机并且基于第二时钟接收来自存储器的数据。
附图说明
[0009]现在将参考附图以示例而非以限制的方式在详细描述中呈现装置和方法的各个方面，其中：
[0010]图1图示了根据本公开的某些方面的包含主机、存储器以及耦合主机和存储器的
链路的装置。
[0011]图2图示了根据本公开的某些方面的图1的主机I/O模块的部分，该部分被配置为生成内部时钟和调整内部时钟的生成。
[0012]图3图示了根据本公开的电路方面的使能信号和时钟之间的关系。
[0013]图4图示了根据本公开的某些方面的图1的主机I/O模块的部分的另一个示例，该部分被配置为生成内部时钟和调整内部时钟的生成。
[0014]图5图示了根据本公开的某些方面的主机和存储器之间通过图1的链路的改进时钟方案的操作。
具体实施方式
[0015]下面结合附图阐述的详细描述旨在作为对各种配置的描述，并且不旨在表示可以实践本文中描述的概念的唯一配置。详细描述包括用于提供对各种概念的透彻理解的具体细节。然而，对于本领域技术人员清楚的是，可以在没有这些具体细节的情况下实践这些概念。在一些情况下，众所周知的结构和组件以框图形式被示出以避免混淆这种概念。
[0016]如本文中使用的，动词“耦合”的各种时态中的术语“耦合到”可以表示元件A直接连接到元件B或者其他元件可以连接在元件A和元件B之间(即，元件A与元件B间接连接)，以操作某些预期功能。例如，术语“耦合的”可以意指元件A和元件B直接或经由其他元件通信或具有信息传输。
[0017]在电气组件的情况下，术语“耦合到”在本文中也可以用于表示使用导线、迹线或其他导电材料来电连接元件A和元件B(以及电连接在它们之间的任何组件)。在一些示例中，术语“耦合到”可以表示元件A和元件B之间的电能传输，以操作某些预期功能。在一些示例中，术语“电连接”或“直接耦合”可以表示在元件A和元件B之间具有电流流动或可配置为具有电流流动。例如，除了导线、迹线或其他导电材料和组件之外，元件A和元件B还可以经由电阻器、晶体管或电感器进行连接。此外，对于射频功能，元件A和元件B可以经由电容器“电连接”。
[0018]术语“第一”、“第二”、“第三”等是为了便于参考而被采用，并且可以不具有实质性含义。同样，组件/模块的名称可以是为了便于参考而被采用，并且可以不限制组件/模块。例如，这种非限制性名称可以包括“使能”电路。在一些示例中，在本公开中呈现的模块和组件可以由电路实现。这种电路可以至少部分地根据软件/固件指令进行操作。
[0019]术语“总线系统”和/或“信号连接”可以规定由此耦合的元件可以在它们之间直接或间接地交换信息。以这种方式，术语“总线系统”和/或“信号连接”可以包含多个物理连接以及诸如缓冲器、锁存器、寄存器等的中间级。
[0020]在本公开中，存储器可以与处理器一起被嵌入在半导体裸片上或者存储器可以是不同于处理器的、半导体裸片的一部分。存储器可以执行各种功能。例如，存储器可以被用作高速缓存、寄存器文件或存储装置。存储器可以是各种类型的。例如，存储器可以是静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、磁性随机存取存储器(MRAM)、NAND闪存或NOR闪存等。
[0021]随着对计算设备以增加的速度执行更多功能的需求增加，功率问题也增加。虽然在移动计算设备中可能对节能特别感兴趣，但是非移动设备也可以受益于减小的功耗以减
少废热生成。因此，各种类型的计算设备可以从具有减小的功耗的存储器系统受益。因此期望减小功耗的方案。
[0022]提出了利用内部的、主机生成的时钟来在数据时钟被禁用的情况下接收数据的方法和装置。在一些示例中，在读取模式和/或操作中，主机(例如，包含存储器控制器)可以经由源同步时钟接收来自存储器的数据。例如，主机可以从存储器接收读取数据和读取时钟(例如，读取数据选通或RDQS)。读取数据可以与读取时钟同步，使得主机可以基于读取时钟来接收(例如，锁存、采样或捕获)读取数据。然而，对于低速通信，主机可能不需要同步的数据时钟来接收读取数据。因此，禁用读取时钟以进一步减小低速通信的功耗将是有利的。
[0023]在本公开中通过低功率双倍数据速率(LPDDR)同步动态随机存取存储器(SDRAM)的非限制性示例来呈现方法和装置。例如，LPDDR存储器根据由联合电子设备工程委员会(JEDEC)颁布的LPDDR规范操作。这种LPDDR规范可以是LPDDR5。此外，在本公开中采用读取数据作为数据的示例。在一些示例中，术语“数据”可以指代由存储器提供给主机的信息。
[0024]图1图示了根据本公开的某些方面的包含主机110、存储器150以及耦合主机110和存储器150的链路190的装置100。例如，装置100可以是计算系统(例如，服务器、数据中心、台式计算机本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种装置，包括：主机，被配置为经由链路与存储器通信，所述主机还被配置为：从所述存储器接收第一时钟，在读取操作的第一模式中，基于所述第一时钟接收来自所述存储器的数据，生成第二时钟，所述第二时钟独立于所述第一时钟被生成，以及在所述读取操作的第二模式中，基于所述第二时钟接收来自所述存储器的数据。2.根据权利要求1所述的装置，所述主机还被配置为：指示所述存储器在所述读取操作的所述第二模式中禁止输出所述第一时钟。3.根据权利要求2所述的装置，所述主机还被配置为：在训练操作中，基于所述第一时钟调整所述第二时钟的生成。4.根据权利要求3所述的装置，所述主机还被配置为：将所述第二时钟与所述第一时钟同步，以调整所述第二时钟的生成。5.根据权利要求4所述的装置，所述主机还包括多路复用器，所述多路复用器被配置为：在所述主机基于所述第一时钟接收数据和所述主机基于独立于所述第一时钟而生成的所述第二时钟接收数据当中进行选择。6.根据权利要求5所述的装置，所述主机还包括使能电路，所述使能电路被配置为：基于使能信号，使能在所述第二模式中生成所述第二时钟，并且禁止在所述读取操作的所述第一模式中生成所述第二时钟。7.根据权利要求6所述的装置，所述使能电路还被配置为：禁止在所述读取操作的所述第一模式中在所述多路复用器的输入处生成所述第二时钟。8.根据权利要求6所述的装置，所述使能信号具有对应于来自所述存储器的数据的突发长度的开启时段。9.根据权利要求6所述的装置，还包括从计算系统、移动计算系统、物联网设备、虚拟现实系统或增强现实系统中的一者选择的设备，所述设备包含所述存储器、所述主机和所述链路。10.根据权利要求9所述的装置，所述第一时钟包括读取数据选通。11.一种用以减小系统中的功率的方法，包括：由主机从存储器接收第一时钟；在读取操作的第...

【专利技术属性】
技术研发人员：F，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：