多芯片模块制造技术

本发明专利技术提供一种多芯片模块。多芯片模块包括单一内部走线以及多个芯片。多个芯片包括主芯片以及至少一从芯片。多个芯片分别包括第一双向传输器电路以及第一输入输出接垫。多个芯片分别的第一双向传输器电路耦接第一输入输出接垫。多个芯片分别的第一输入输出接垫耦接单一内部走线，以使多个芯片通过单一内部走线进行通信。因此，本发明专利技术的多芯片模块可实现一种多芯片通信架构，并且可有效降低多芯片模块内的多个芯片之间的路由电路的复杂度。内的多个芯片之间的路由电路的复杂度。内的多个芯片之间的路由电路的复杂度。

【技术实现步骤摘要】
多芯片模块


[0001]本专利技术涉及一种集成芯片架构，尤其是一种多芯片模块(Multi
‑
Chip Module，MCM)。

技术介绍

[0002]目前的多芯片模块内的多芯片之间可例如是通过多芯片之间分别的通用输入输出(General Purpose Input/Output，GPIO)接脚与多个走线进行连接，以实现多芯片之间通信。然而，由于GPIO接脚仅支持点对点的通信架构，因此多芯片之间连接与走线配置往往会形成复杂的路由。因此，如何节省多芯片模块内的走线配置空间以及路由的复杂度，以实现多芯片模块内的高密度芯片配置及路由简化是本领域目前重要的课题。

技术实现思路

[0003]本专利技术是针对一种多芯片模块，可实现多芯片之间的通信功能，并且可有效降低多芯片模块内的多个芯片之间的路由电路的复杂度。
[0004]根据本专利技术的实施例，本专利技术的多芯片模块包括单一内部走线以及多个芯片。多个芯片包括主芯片以及至少一从芯片。多个芯片分别包括第一双向传输器电路以及第一输入输出接垫。多个芯片分别的第一双向传输器电路耦接第一输入输出接垫，并且多个芯片分别的第一输入输出接垫耦接单一内部走线，以使多个芯片通过单一内部走线进行通信。
[0005]基于上述，本专利技术的多芯片模块可通过多个芯片分别的第一双向传输器电路以及第一输入输出接垫来耦接多芯片模块内的单一内部走线，以实现多芯片之间的通信功能，并且可有效降低多芯片模块内的路由电路的复杂度。
[0006]为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
[0007]图1A是本专利技术的一实施例的多芯片模块的示意图；
[0008]图1B是本专利技术的另一实施例的多芯片模块的示意图；
[0009]图1C是本专利技术的又一实施例的多芯片模块的示意图；
[0010]图2是本专利技术的一实施例的双向传输器电路的电路示意图；
[0011]图3是本专利技术的另一实施例的双向传输器电路的电路示意图。
[0012]附图标记说明
[0013]100：多芯片模块；
[0014]101：内部走线；
[0015]102、102
’
、102_1～102_4：外部走线；
[0016]110_1～110_4:芯片；
[0017]200、300：双向传输器电路；
[0018]201、301：输入输出接垫；
[0019]210、310：驱动电路；
[0020]220、320：取样电路；
[0021]230、330：发送端电路；
[0022]240、340：接收端电路；
[0023]311：驱动晶体管；
[0024]321：电阻；
[0025]331：逻辑电路；
[0026]332：放大器电路；
[0027]341：施密特触发器电路；
[0028]350：继电器；
[0029]351：可变电阻；
[0030]360、370：静电防护电路；
[0031]361、362、371、372：二极管；
[0032]Tx_EN、Rx_EN、ODT_EN：致能信号；
[0033]Din：输入信号；
[0034]Dout：输出信号；
[0035]CNTL：控制信号；
[0036]TERM_S：设定信号。
具体实施方式
[0037]现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。
[0038]图1A是本专利技术的一实施例的多芯片模块的示意图。参考图1A，多芯片模块(Multi
‑
Chip Module，MCM)100可包括多个芯片(或指多个裸晶(die))110_1～110_4。在本实施例中，芯片110_1～110_4可分别包括第一双向传输器电路以及第一输入输出接垫。芯片110_1～110_4分别的第一双向传输器电路耦接第一输入输出接垫，并且芯片110_1～110_4分别的第一输入输出接垫耦接单一内部走线101(或称单一汇流排(Bus))。芯片110_1～110_4可通过分别的第一双向传输器电路来实现芯片110_1～110_4之间的数据传输，以实现一种多芯片通信架构，并且可有效降低芯片110_1～110_4之间的路由电路的复杂度。然而，本专利技术的多芯片模块100内所封装的芯片数量并不限于图1A所示。图1A仅用于示例性的说明多芯片之间的路由方式。
[0039]另外，在一实施例中，芯片110_1～110_4还可分别包括第二双向传输器电路以及第二输入输出接垫。芯片110_1～110_4分别的第二双向传输器电路耦接第二输入输出接垫，并且芯片110_1～110_4分别的第二输入输出接垫可耦接单一外部走线102。芯片110_1～110_4可通过分别的第二双向传输器电路来实现芯片110_1～110_4与外部电路之间的数据传输，因此也可有效降低芯片110_1～110_4与外部电路之间的路由电路的复杂度。
[0040]另外，参考图1B，图1B是本专利技术的另一实施例的多芯片模块的示意图。在另一实施例中，单一内部走线101还可直接耦接单一外部走线102
’
。参考图1C，图1C是本专利技术的又一
实施例的多芯片模块的示意图。在又一实施例中，芯片110_1～110_4分别的第二输入输出接垫也可各自耦接不同的外部走线102_1～102_4。对此，以下实施例将以图1A作为范例说明，并且图1B以及图1C的走线形式亦可适用于以下个实施例。
[0041]图2是本专利技术的一实施例的双向传输器电路的电路示意图。先参考图2，图1A的芯片110_1～110_4的每一个的第一双向传输器电路以及第一输入输出接垫可实现如图2所示的双向传输器电路200以及输入输出接垫201。在本实施例中，双向传输器电路200可包括驱动电路210、取样电路220、发送端电路230以及接收端电路240。驱动电路210耦接输入输出接垫201以及发送端电路230。取样电路220耦接输入输出接垫201以及接收端电路240。输入输出接垫201可耦接如图1A所示的单一内部走线101。
[0042]在本实施例中，当发送端电路230接收致能信号Tx_EN以及输入信号Din(数字信号)时，发送端电路230可启动数据发送功能，并且可根据输入信号Din并利用驱动电路210将对应的电压信号(模拟信号)输出至输入输出接垫201。在本实施例中，当接收端电路240接收致能信号Rx_EN时，接收端电路240可启动数据接收功能，并且可通过取样电路220取得由输入输出接垫201接收的电压信号(模拟信号)，以将电压信号转换为对应的输出信号Dout(数字信号)。如此一来，双向传输器电路200可通过单一输入输出接垫201来实现数据发送操作以及数据接收操作。
[0043]接着参考图1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多芯片模块，其特征在于，包括：单一内部走线；以及多个芯片，包括主芯片以及至少一从芯片，并且所述多个芯片分别包括第一双向传输器电路以及第一输入输出接垫，其中所述多个芯片分别的所述第一双向传输器电路耦接所述第一输入输出接垫，并且所述多个芯片分别的所述第一输入输出接垫耦接所述单一内部走线，以使所述多个芯片通过所述单一内部走线进行通信。2.根据权利要求1所述的多芯片模块，其特征在于，所述多个芯片还分别包括第二双向传输器电路以及第二输入输出接垫，其中所述多个芯片分别的所述第二双向传输器电路耦接所述第二输入输出接垫，并且所述多个芯片分别的所述第二输入输出接垫耦接单一外部走线。3.根据权利要求1所述的多芯片模块，其特征在于，所述多个芯片还分别包括第二双向传输器电路以及第二输入输出接垫，其中所述多个芯片分别的所述第二双向传输器电路耦接所述第二输入输出接垫，并且所述多个芯片分别的所述第二输入输出接垫耦接不同外部走线。4.根据权利要求1所述的多芯片模块，其特征在于，所述第一双向传输器电路包括：驱动电路，耦接所述第一输入输出接垫；取样电路，耦接所述第一输入输出接垫；发送端电路，耦接所述驱动电路；以及接收端电路，耦接所述取样电路。5.根据权利要求4所述的多芯片模块，其特征在于，所述驱动电路包括驱动...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：上海壁仞智能科技有限公司，
类型：发明
国别省市：