一种时钟校准结构及其校准方法技术

本发明专利技术公开一种时钟校准结构及其校准方法，本发明专利技术涉及通信技术领域，用于解决现有技术中精度低，无法满足芯片精准计数需求的问题。通过设置弛张振荡器、晶体振荡器、频率综合器、数字运算控制电路以及计数器构成时钟校准电路，采用晶体振荡器用于对弛张振荡器的频率进行初始校准，采用频率综合器用于对弛张振荡器的频率进行二次校准，解决了现有技术中普通弛张振荡器通过电阻、电容、比较器实现，精度低，无法满足芯片精准计数需求的问题，通过晶体振荡器以及频率综合器校准弛张振荡器频率，能够实现高频率精度弛张振荡器性能。能够实现高频率精度弛张振荡器性能。能够实现高频率精度弛张振荡器性能。

【技术实现步骤摘要】
一种时钟校准结构及其校准方法


[0001]本专利技术涉及通信
，尤其涉及一种时钟校准结构及其校准方法。

技术介绍

[0002]弛张振荡器(Relaxation Oscillator，简称ROSC)主要用来产生非正弦波输出讯号，如方波或三角波。弛张振荡器内含有像是电晶体之类的非线性元件，可以周期性的把储存于电容或电感中的能量释放出来，使得输出讯号波形瞬间改变。产生方波的弛张振荡器可以用在序向逻辑电路(如:计时器、计数器)的时脉讯号。弛张振荡器是一种片内RC振荡器，没有输入信号，带选频网络的正反馈放大器。由电阻，电容元件组成选频网络，具有易于实现，可移植性强，高频率稳定度，低功耗等优点，广泛应用于微控制器当中。
[0003]但是，普通弛张振荡器通过电阻、电容、比较器实现，精度低，无法满足芯片精准计数需求。

技术实现思路

[0004]本专利技术的目的在于提供一种时钟校准结构及其校准方法，用于解决现有技术中普通弛张振荡器精度低，无法满足芯片精准计数需求的问题。
[0005]为了实现上述目的，本专利技术提供如下技术方案：
[0006]第一方面，本专利技术提供一种时钟校准结构，包括：
[0007]弛张振荡器、晶体振荡器、频率综合器、数字运算控制电路以及计数器；
[0008]所述弛张振荡器的一端与所述数字运算控制电路相连，所述弛张振荡器的另一端与所述计数器相连；所述晶体振荡器以及所述频率综合器均与所述计数器相连；所述计数器与所述数字运算控制电路相连；所述晶体振荡器以及所述频率综合器相互连接；
[0009]所述计数器用于对所述弛张振荡器、所述晶体振荡器以及所述频率综合器产生的时钟信号进行计数；所述数字运算控制电路用于调节所述弛张振荡器的频率；所述晶体振荡器用于对所述弛张振荡器的频率进行初始校准，所述频率综合器用于对所述弛张振荡器的频率进行二次校准。
[0010]第二方面，本专利技术提供一种时钟校准方法，其特征在于，采用权利要求1
‑
4任一所述的时钟校准结构进行校准，方法包括：
[0011]启动弛张振荡器以及晶体振荡器；
[0012]以所述晶体振荡器输出的第一频率作为基准频率，采用计数器对所述弛张振荡器进行时钟计数，得到第一时钟数；
[0013]通过数字运算控制电路，对所述弛张振荡器的频率进行初始校准，以使所述第一时钟数满足初始预设条件；
[0014]启动频率综合器，产生第二频率；
[0015]以所述第二频率作为基准频率，采用计数器对所述弛张振荡器进行时钟计数，得到第二时钟数；
[0016]通过所述数字运算控制电路，对所述弛张振荡器的频率进行二次校准，以使所述第二时钟数满足目标预设条件，校准完成。
[0017]与现有技术相比，本专利技术提供的时钟校准结构及其校准方法。通过设置弛张振荡器、晶体振荡器、频率综合器、数字运算控制电路以及计数器构成时钟校准电路，采用晶体振荡器用于对弛张振荡器的频率进行初始校准，采用频率综合器用于对弛张振荡器的频率进行二次校准，解决了现有技术中普通弛张振荡器通过电阻、电容、比较器实现，精度低，无法满足芯片精准计数需求的问题，通过晶体振荡器以及频率综合器校准弛张振荡器频率，能够实现高频率精度弛张振荡器性能。
附图说明
[0018]此处所说明的附图用来提供对本专利技术的进一步理解，构成本专利技术的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0019]图1为本专利技术提供的时钟校准电路示意图；
[0020]图2为本专利技术提供的时钟校准电路中弛张振荡器结构连接示意图；
[0021]图3为本专利技术提供的弛张振荡器结构中电容开关阵列示意图；
[0022]图4为本专利技术提供的时钟校准方法流程示意图。
[0023]附图标记：110
‑
弛张振荡器，120
‑
晶体振荡器，130
‑
频率综合器，140
‑
数字运算控制电路，150
‑
计数器，电容开关阵列210、比较器220，电阻230。
具体实施方式
[0024]为了便于清楚描述本专利技术实施例的技术方案，在本专利技术的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
[0025]需要说明的是，本专利技术中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本专利技术中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
[0026]本专利技术中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。
[0027]针对本方案中使用到的术语，下面进行相应的解释：
[0028]弛张振荡器(Relaxation Oscillator，ROSC)，主要用来产生非正弦波输出讯号，如方波或三角波。弛张振荡器内含有像是电晶体之类的非线性元件，可以周期性的把储存
于电容或电感中的能量释放出来，使得输出讯号波形瞬间改变。
[0029]产生方波的弛张振荡器可以用在序向逻辑电路(如:计时器、计数器)的时脉讯号，虽然通常时脉讯号常会选择比较稳定的晶体振荡器。输出三角波(或称锯齿波)的振荡器通常用在以时间为基准、在示波器或电视中的阴极射线管中产生水平反射讯号。在频率产生器中，三角波也常用来整型以输出接近正弦波的讯号。弛张振荡器是一种复振器。
[0030]晶体振荡器：是指从一块石英晶体上按一定方位角切下薄片(简称为晶片)，石英晶体谐振器，简称为石英晶体或晶体、晶振；而在封装内部添加IC组成振荡电路的晶体元件称为晶体振荡器。其产品一般用金属外壳封装，也有用玻璃壳、陶瓷或塑料封装的。可以应用于各个场景中，例如：通用晶体振荡器，用于各种电路中，产生振荡频率。时钟脉冲用石英晶体谐振器，与其它元件配合产生标准脉冲信号，广泛用于数字电路中。微处理器用石英晶体谐振器以及钟表用石英晶体振荡器等等。
[0031]频率综合器：频率综合器是现代电子系统的重要组成部分，是现代通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟校准结构，其特征在于，包括：弛张振荡器、晶体振荡器、频率综合器、数字运算控制电路以及计数器；所述弛张振荡器的一端与所述数字运算控制电路相连，所述弛张振荡器的另一端与所述计数器相连；所述晶体振荡器以及所述频率综合器均与所述计数器相连；所述计数器与所述数字运算控制电路相连；所述晶体振荡器以及所述频率综合器相互连接；所述计数器用于对所述弛张振荡器、所述晶体振荡器以及所述频率综合器产生的时钟信号进行计数；所述数字运算控制电路用于调节所述弛张振荡器的频率；所述晶体振荡器用于对所述弛张振荡器的频率进行初始校准，所述频率综合器用于对所述弛张振荡器的频率进行二次校准。2.根据权利要求1所述的时钟校准结构，其特征在于，所述弛张振荡器对应的弛张振荡器电路中至少包括电容开关阵列、比较器以及电阻，所述比较器的输入端与不同的电源连接，所述比较器的输出端与所述电容开关阵列连接；所述电阻与所述电容开关阵列并联接地；所述比较器基于输入的第一电压以及第二电压，进行比较后得到电压结果，并将所述电压结果传输至所述电容开关阵列。3.根据权利要求2所述的时钟校准结构，其特征在于，所述电容开关阵列中至少包括N个开关以及N个电容，一个开关与一个电容串联形成电容开关支路，N个开关以及N个电容形成N个电容开关支路，其中，N大于或等于1，当N大于1时，N个电容开关支路并联接入弛张振荡器电路中。4.根据权利要求1所述的时钟校准结构，其特征在于，所述计数器的数量为1个或者2个。5.根据权利要求1所述的时钟校准结构，其特征在于，所述弛张振荡器、晶体振荡器以及频率综合器均与振荡器驱动模块连接；所述振荡器驱动模块提供电压驱动所述弛张振荡器、晶体振荡器以及频率综合器起振并维持振荡。6.根据权利要求2所述的时钟校准结构，其特征在于，所述电容开关阵列的等效电容值随电容的电容值增大而增大。7.一种时钟校准方法，...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：成都爱旗科技有限公司，
类型：发明
国别省市：