抗干扰GNSS信号处理芯片、接收机和处理方法技术

本发明专利技术公开一种抗干扰GNSS信号处理芯片、接收机和处理方法，通过残留干扰检测电路检测当前的抗干扰效果，若当前权值更新周期下能够满足抗干扰要求，则按照当前权值更新周期下更新抗干扰信号权值直至干扰信号消失，若当前权值更新周期下不能满足抗干扰要求，则缩短当前权值更新周期，本实施例中的GNSS信号抗干扰方法，有利于在实现抗干扰功能的情况下尽量降低CPU负载，从而降低芯片的功耗，同时为CPU的其他线程留下了更多的时隙资源用于其他复杂计算。算。算。

【技术实现步骤摘要】
抗干扰GNSS信号处理芯片、接收机和处理方法


[0001]本专利技术涉及卫星通信领域，具体的，涉及一种抗干扰GNSS信号处理芯片、接收机和处理方法。

技术介绍

[0002]导航卫星运行于距离地面20km以上的轨道中，其发射功率受卫星中电池功率的制约，GNSS(Global Navigation Satellite System，全球导航卫星系统)信号到达地面接收机的功率极其微弱，GNSS信号功率在热噪声功率以下，因此极容易受到其他发射源的干扰。GNSS信号的干扰从信号类型上可分为压制式干扰信号和欺骗式干扰信号。压制式干扰信号功率比较强，导致GNSS接收机接收到的信号载噪比过低，从而无法正常工作。例如，一台便携式干扰机产生的GNSS压制信号就可让方圆1km以上的GNSS接收机失效。
[0003]受成本、体积、功耗等因素的制约，传统商用接收机芯片较少采用阵列天线抗干扰方案。但随着商用GNSS接收机所处电磁环境的日益复杂，以及无人机、自动驾驶等新兴平台对商用接收机的导航安全提出了更高的需求，如何在成本、体积、功耗的制约下，在商用GNSS接收机上集成阵列天线和自适应算法，以提高商用GNSS接收机的抗压制式干扰性能成为了亟待解决的技术问题。

技术实现思路

[0004]基于上述现状，本专利技术的主要目的在于提供一种GNSS信号抗压制式干扰方法，以降低使用阵列天线和自适应方式进行抗压制式干扰给CPU带来的负载。
[0005]为实现上述目的，本专利技术采用的技术方案如下：本专利技术公开了一种抗干扰GNSS信号处理芯片，包括CPU，还包括干扰检测电路、加权求和电路、相关矩阵估计电路、相关矩阵寄存器、定时器、权值寄存器、权值更新周期寄存器和残留干扰检测电路，所述干扰检测电路周期性地对GNSS信号的分别来源于阵列天线的多个阵元的多路数字基带信号中至少一路进行干扰检测，得到干扰检测结果；所述CPU周期性读取并判断所述干扰检测结果，当所述干扰结果为有干扰时，使能所述加权求和电路、定时器和相关矩阵估计电路；所述定时器根据所述权值更新周期寄存器中的权值更新周期，产生周期为所述权值更新周期的定时信号；在每一次定时信号的触发下，所述相关矩阵估计电路从每一路数字基带信号提取采样数据，利用所述采样数据计算相关矩阵，并在将所述相关矩阵写入相关矩阵寄存器之后向所述CPU发送一次中断信号；在所述CPU每收到设定次数的中断信号之前的期间，所述CPU在每次收到中断信号之后，读取所述相关矩阵寄存器中的相关矩阵，运行抗干扰权值计算程序对所述相关矩阵进行运算得到每一路数字基带信号的抗干扰权值，并将所述抗干扰权值写入所述权值寄存器；在所述抗干扰权值被写入时刻的下一个定时信号到来时，所述抗干扰权值被送入到所述加权求和电路中，所述加权求和电路根据所述抗干扰权值对多路数字基带信号进行加权求和得到抗干扰信号；所述残留干扰检测电路对所述抗干扰信号进行残留干扰检测，得到残留干扰结果；其中，所述设定次
数为大于1的次数；所述CPU每收到设定次数的中断信号时，开始读取并判断所述残留干扰结果，当所述残留干扰结果为有残留干扰时，将在所述权值更新周期的基础上确定的更小的权值更新周期写入所述权值更新周期寄存器。
[0006]优选地，还包括选通电路和控制寄存器，所述选通电路的第一输入端输入所述抗干扰信号，第二输入端输入任一路所述数字基带信号；当所述干扰检测结果为有干扰时，所述CPU还使能所述选通电路，并在所述控制寄存器中的选通标志位写入抗干扰标志；所述选通电路在所述选通标志位中的所述抗干扰标志的控制下，选通输出所述抗干扰信号。
[0007]优选地，所述抗干扰GNSS信号处理芯片上电复位触发所述抗干扰权值的初始值写入所述权值寄存器，且所述选通电路第二输入端输入的一路数字基带信号的抗干扰权值的初始值为1，所述多路数字基带信号的其余路数字基带信号的抗干扰权值的初始值为0。
[0008]优选地，在所述权值更新周期的基础上确定更小的权值更新周期之后，所述CPU判断该更小的权值更新周期是否小于权值更新周期阈值，若是则产生告警信息，若否则将该更小的权值更新周期写入所述权值更新周期寄存器。
[0009]优选地，还包括状态寄存器，所述干扰检测结果为干扰标志，所述干扰检测电路将所述干扰标志写入状态寄存器的干扰标志位；所述CPU读取所述干扰标志，当所述干扰标志为有干扰时，使能所述加权求和电路、定时器和相关矩阵估计电路；所述残留干扰检测结果为残留干扰标志，所述残留干扰检测电路将所述残留干扰标志写入所述状态寄存器的残留标志位；所述CPU每收到设定次数的中断信号时，开始读取所述残留干扰标志，当所述残留干扰标志为有残留干扰时，将在所述权值更新周期的基础上确定的更小的权值更新周期写入所述权值更新周期寄存器。
[0010]优选地，所述CPU根据所述抗干扰GNSS信号处理芯片所在的不同噪声环境，将对应的功率阈值写入所述干扰检测电路中的功率阈值寄存器，所述干扰检测电路将检测得到的某一路数字基带信号的功率与该功率阈值进行比较，若该功率大于该功率阈值，将干扰标志确定为有干扰，若该功率小于该功率阈值，将干扰标志确定为无干扰。
[0011]本专利技术还提供了一种抗干扰GNSS信号接收机，包括阵列天线，所述阵列天线包括多个阵元，还包括所述的抗干扰GNSS信号处理芯片。
[0012]本专利技术还提供了一种抗干扰GNSS信号处理方法，应用于抗干扰GNSS信号处理芯片，所述抗干扰GNSS信号处理芯片包括CPU，所述抗干扰GNSS信号处理芯片还包括干扰检测电路、加权求和电路、相关矩阵估计电路、相关矩阵寄存器、定时器、权值寄存器、权值更新周期寄存器和残留干扰检测电路，所述抗干扰GNSS信号处理方法包括如下步骤：所述干扰检测电路周期性地对GNSS信号的分别来源于阵列天线的多个阵元的多路数字基带信号中至少一路进行干扰检测，得到干扰检测结果；所述CPU周期性读取并判断所述干扰检测结果，当所述干扰结果为有干扰时，使能所述加权求和电路、定时器和相关矩阵估计电路；所述定时器根据所述权值更新周期寄存器中的权值更新周期，产生周期为所述权值更新周期的定时信号；在每一次定时信号的触发下，所述相关矩阵估计电路从每一路数字基带信号提取采样数据，利用所述采样数据计算相关矩阵，并在将所述相关矩阵写入相关矩阵寄存器之后向所述CPU发送一次中断信号；在所述CPU每收到设定次数的中断信号之前的期间，所述CPU在每次收到中断信号之后，读取所述相关矩阵寄存器中的相关矩阵，运行抗干扰权值计算程序对所述相关矩阵进行运算得到每一路数字基带信号的抗干扰权值，并将所述抗
干扰权值写入所述权值寄存器；在所述抗干扰权值被写入时刻的下一个定时信号到来时，所述抗干扰权值被送入到所述加权求和电路中，所述加权求和电路根据所述抗干扰权值对多路数字基带信号进行加权求和得到抗干扰信号；所述残留干扰检测电路对所述抗干扰信号进行残留干扰检测，得到残留干扰结果；其中，所述设定次数为大于1的次数；所述CPU每收到设定次数的中断信号时，开始读取并判断所述残留干扰结果，当所述残留干扰本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种抗干扰GNSS信号处理芯片，包括CPU，其特征在于，还包括干扰检测电路、加权求和电路、相关矩阵估计电路、相关矩阵寄存器、定时器、权值寄存器、权值更新周期寄存器和残留干扰检测电路，所述干扰检测电路周期性地对GNSS信号的分别来源于阵列天线的多个阵元的多路数字基带信号中至少一路进行干扰检测，得到干扰检测结果；所述CPU周期性读取并判断所述干扰检测结果，当所述干扰结果为有干扰时，使能所述加权求和电路、定时器和相关矩阵估计电路；所述定时器根据所述权值更新周期寄存器中的权值更新周期，产生周期为所述权值更新周期的定时信号；在每一次定时信号的触发下，所述相关矩阵估计电路从每一路数字基带信号提取采样数据，利用所述采样数据计算相关矩阵，并在将所述相关矩阵写入相关矩阵寄存器之后向所述CPU发送一次中断信号；在所述CPU每收到设定次数的中断信号之前的期间，所述CPU在每次收到中断信号之后，读取所述相关矩阵寄存器中的相关矩阵，运行抗干扰权值计算程序对所述相关矩阵进行运算得到每一路数字基带信号的抗干扰权值，并将所述抗干扰权值写入所述权值寄存器；在所述抗干扰权值被写入时刻的下一个定时信号到来时，所述抗干扰权值被送入到所述加权求和电路中，所述加权求和电路根据所述抗干扰权值对多路数字基带信号进行加权求和得到抗干扰信号；所述残留干扰检测电路对所述抗干扰信号进行残留干扰检测，得到残留干扰结果；其中，所述设定次数为大于1的次数；所述CPU每收到设定次数的中断信号时，开始读取并判断所述残留干扰结果，当所述残留干扰结果为有残留干扰时，将在所述权值更新周期的基础上确定的更小的权值更新周期写入所述权值更新周期寄存器。2.根据权利要求1所述的抗干扰GNSS信号处理芯片，其特征在于，还包括选通电路和控制寄存器，所述选通电路的第一输入端输入所述抗干扰信号，第二输入端输入任一路所述数字基带信号；当所述干扰检测结果为有干扰时，所述CPU还使能所述选通电路，并在所述控制寄存器中的选通标志位写入抗干扰标志；所述选通电路在所述选通标志位中的所述抗干扰标志的控制下，选通输出所述抗干扰信号。3.根据权利要求2所述的抗干扰GNSS信号处理芯片，其特征在于，所述抗干扰GNSS信号处理芯片上电复位触发所述抗干扰权值的初始值写入所述权值寄存器，且所述选通电路第二输入端输入的一路数字基带信号的抗干扰权值的初始值为1，所述多路数字基带信号的其余路数字基带信号的抗干扰权值的初始值为0。4.根据权利要求1所述的抗干扰GNSS信号处理芯片，其特征在于，在所述权值更新周期的基础上确定更小的权值更新周期之后，所述CPU判断该更小的权值更新周期是否小于权值更新周期阈值，若是则产生告警信息，若否则将该更小的权值更新周期写入所述权值更新周期寄存器。5.根据权利要求1所述的抗干扰GNSS信号处理芯片，其特征在于，还包括状态寄存器，所述干扰检测结果为干扰标志，所述干扰检测电路将所述干扰标志写入状态寄存器的干扰标志位；所述CPU读取所述干扰标志，当所述干扰标志为有干扰时，使能所述加权求和
电路、定时器和相关矩阵估计电路；所述残留干扰检测结果为残留干扰标志，所述残留干扰检测电路将所述残留干扰标志写入所述状态寄存器的残留标志位；所述CPU每收到设定次数的中断信号时，开始读取所述残留干扰标志，当所述残留干扰标志为有残留干扰时，将在所述权值更新周期的基础上确定的更小的权值更新周期写入所述权值更新周期寄存器。6.根据权利要求5所述的抗干扰GNSS信号处理芯片，其特征在于，所述CPU根据所述抗干扰GNSS信号处理芯片所在的不同噪声环境，将对应的功率阈值写入所述干扰检测电路中的功率阈值寄存器，所述干扰检测电路将检测得到的某一路数字基带信号的功率与该功率阈值进行比较，若该功率大于该功率阈值，将干扰标志确定为有干扰，若该功率小于该功率阈值，将干扰标志确定为无干扰。7.一种抗干扰GNSS信号接收机，包括阵列天线，所述阵列天线包括多个阵元，其特征在于，还包括如权利要求1至6任一所述的抗干扰GNSS信号处理芯片。8.一种抗干扰GNSS信号处理方法，应用于抗干扰GNSS...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：北京凯芯微科技有限公司，
类型：发明
国别省市：