减少材料表面粗糙度的方法技术

示例性沉积方法可包括：将含硅前驱物和含硼前驱物输送至半导体处理腔室的处理区域。方法可包括与含硅前驱物和含硼前驱物一起提供含氢前驱物。含氢前驱物对含硅前驱物或含硼前驱物中的任一者的流率比率大于或约为2：1。方法可包括：在半导体处理腔室的处理区域内形成所有前驱物的等离子体。方法可包括：在设置在半导体处理腔室的处理区域内的基板上沉积硅硼材料。硼材料。硼材料。

【技术实现步骤摘要】
【国外来华专利技术】减少材料表面粗糙度的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2019年11月8日提交的美国专利申请No.62/933,012的优先权，该申请的内容出于所有目的以其全部内容通过引用结合于此。


[0003]本技术涉及半导体沉积处理。更具体地，本技术涉及以减少的表面粗糙度沉积材料的方法。

技术介绍

[0004]通过在基板表面上产生复杂图案化的材料层的处理使得集成电路成为可能。在基板上产生图案化材料需要受控的形成和移除暴露材料的方法。随着装置尺寸的持续缩小，材料的均匀性可能会影响后续操作。例如，掩模材料的表面粗糙度可能影响后续的蚀刻均匀性。
[0005]因此，需要可用于生产高质量装置和结构的改进的系统和方法。通过本技术来解决这些和其他需求。

技术实现思路

[0006]示例性沉积方法可包括：将含硅前驱物和含硼前驱物输送至半导体处理腔室的处理区域。方法可包括与含硅前驱物和含硼前驱物一起提供含氢前驱物。含氢前驱物对含硅前驱物或含硼前驱物中的任一者的流率比率可大于或约为2：1。方法可包括在半导体处理腔室的处理区域内形成所有前驱物的等离子体。方法可包括在设置在半导体处理腔室的处理区域内的基板上沉积硅硼材料。
[0007]在一些实施例中，硅硼材料的特征可在于：小于或约为2nm的所沉积的表面粗糙度。在半导体处理腔室的处理区域内形成所有前驱物的等离子体期间可将等离子体功率密度维持在大于或约为0.5W/cm2。在基板上沉积硅硼材料期间可将基板温度维持在大于或约为400℃。在基板上沉积硅硼材料期间可将压力维持在小于或约为10Torr。方法可包括与含硅前驱物和含硼前驱物一起提供氩前驱物。方法可包括在沉积之后，执行硅硼材料的热退火。含硅前驱物可以是或包括硅烷，并且含硼前驱物可以是或包括乙硼烷。
[0008]本技术的一些实施例可包含沉积方法。方法可包括：将含硅前驱物和含硼前驱物输送至半导体处理腔室的处理区域。方法可包括：在半导体处理腔室的处理区域内形成含硅前驱物和含硼前驱物的等离子体。方法可包括在设置在半导体处理腔室的处理区域内的基板上沉积硅硼材料。硅硼材料的特征可在于：小于或约为1.5nm的所沉积的表面粗糙度。
[0009]在一些实施例中，方法可包括与含硅前驱物和含硼前驱物一起提供含氢前驱物。含氢前驱物对含硅前驱物或含硼前驱物中的任一者的流率比率可大于或约为2：1。方法可包括与含硅前驱物和含硼前驱物一起提供氩前驱物。氩前驱物对含氢前驱物的流率比率可小于或约为1：1。方法可包括在沉积之后，将硅硼材料热退火长达第一时间段。在沉积期间
可将基板维持在第一温度。在将硅硼材料热退火时可将基板维持在第二温度，并且第二温度可大于第一温度。第二温度可大于或约为500℃。在半导体处理腔室的处理区域内形成含硅前驱物和含硼前驱物的等离子体时可将等离子体功率维持在大于或约为2.0kW。
[0010]本技术的一些实施例可包含沉积方法。方法可包括将含硅前驱物和含硼前驱物输送至半导体处理腔室的处理区域。方法可包括在半导体处理腔室的处理区域内形成所有前驱物的等离子体。在半导体处理腔室的处理区域内形成所有前驱物的等离子体期间可将等离子体功率维持在大于或约为1.0kW。方法可包括在设置在半导体处理腔室的处理区域内的基板上沉积硅硼材料。
[0011]在一些实施例中，方法可包括与含硅前驱物和含硼前驱物一起提供含氢前驱物。含氢前驱物对含硅前驱物或含硼前驱物中的任一者的流率比率可大于或约为2：1。方法可包括与含硅前驱物和含硼前驱物一起提供氩前驱物。氩前驱物对含氢前驱物的流率比率可小于或约为1：1。方法可包括：在沉积之后，执行硅硼材料的热退火长达第一时间段。在沉积步骤期间可将基板维持在第一温度。在硅硼材料的热退火期间可将基板维持在第二温度，并且第二温度可大于第一温度。
[0012]相对于常规系统和技术，本技术可提供许多益处。例如，处理可产生特征在于减少的表面粗糙度的膜。另外，本技术的实施例的操作可产生可促进处理操作的改进的掩模材料。结合以下描述和附图更详细地描述了这些和其他实施例以及它们的许多优点和特征。
附图说明
[0013]通过参考说明书的其余部分和附图，可实现对所公开技术的本质和优点的进一步理解。
[0014]图1示出了根据本技术的一些实施例的示例性处理腔室的示意性横截面视图。
[0015]图2示出了根据本技术的一些实施例的沉积方法中的示例性操作。
[0016]图3示出了根据本技术的一些实施例的在沉积之前的基板的示意视图。
[0017]图4A至图4B示出了根据本技术的一些实施例的在沉积期间的示例性基板的示意视图。
[0018]图5A至图5B示出了根据本技术的一些实施例的在沉积期间的示例性基板的示意视图。
[0019]一些附图被包括为示意图。应理解，附图仅用于说明目的，除非特别说明是按比例绘制，否则不应视为按比例绘制。另外，作为示意图，提供了附图以帮助理解，且与实际表示相比，附图可能不包括所有方面或信息，且出于说明目的，附图可能包括夸大的材料。
[0020]在附图中，相似的部件和/或特征可具有相同的附图标记。进一步地，相同类型的各种部件可通过在附图标记后面加上在相似部件间进行区分的字母来进行区分。如果在说明书中仅使用第一附图标记，则该描述适用于具有相同的第一附图标记的相似部件中的任一者，而与字母无关。
具体实施方式
[0021]在半导体制造期间，可利用各种沉积和蚀刻操作在基板上产生结构。可使用掩模材料以允许材料被部分蚀刻，或被蚀刻以跨基板产生特征。随着装置尺寸持续减小，且材料
之间改进的选择性可简化结构的形成，利用改进的硬掩模可便于制造。例如，与热生产的非晶硅硬掩模相比，掺入硼的硅膜的特征可在于改进的硬度和其他材料性质，从而便于将膜用作掩模材料。然而，尽管热产生的硅的特征可在于实质光滑的表面，掺入硼的硅膜的特征可在于增加的表面粗糙度。
[0022]本技术可通过调整沉积参数和材料以在沉积期间执行表面处理来克服这些限制。例如，本技术可包括在沉积期间蚀刻膜层的暴露的特征。这可便于更均匀的表面轮廓，而可减少或限制沉积期间的表面粗糙度。在描述了其中可执行下面论述的等离子体处理操作的根据本技术的实施例的腔室的一般方面之后，可论述特定的方法和部件配置。应理解，本技术并不旨在限制所论述的特定膜和处理，因为所描述的技术可用以改进许多膜形成处理，且可应用于各种处理腔室和操作。
[0023]图1示出了根据本技术的一些实施例的示例性处理腔室100的横截面视图。该图可图示出并入本技术的一个或多个方面和/或可执行根据本技术的实施例的一个或多个操作的系统的概览。可在下面进一步描述腔室100的附加细节或所执行的方法。根据本技术的一些实施例，腔室100可用于形成膜层，尽管应理解，该方法可相似地在其中可能发生膜形成的任何腔室内执行。处理腔室100可包括腔室主体102、设置在腔室主体102内部的基板支撑件104、以及与腔室主体102本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种沉积方法，包括：将含硅前驱物和含硼前驱物输送至半导体处理腔室的处理区域；与所述含硅前驱物和所述含硼前驱物一起提供含氢前驱物，其中所述含氢前驱物对所述含硅前驱物或所述含硼前驱物中的任一者的流率比率大于或约为2：1；在半导体处理腔室的所述处理区域内形成所有前驱物的等离子体；以及在设置在所述半导体处理腔室的所述处理区域内的基板上沉积硅硼材料。2.如权利要求1所述的沉积方法，其中所述硅硼材料的特征在于：小于或约为2nm的所沉积的表面粗糙度。3.如权利要求1所述的沉积方法，其中在半导体处理腔室的所述处理区域内形成所有前驱物的所述等离子体期间将等离子体功率密度维持在大于或约为0.5W/cm2。4.如权利要求1所述的沉积方法，其中在所述基板上沉积所述硅硼材料期间将基板温度维持在大于或约为400℃。5.如权利要求1所述的沉积方法，其中在所述基板上沉积所述硅硼材料期间将压力维持在小于或约为10Torr。6.如权利要求1所述的沉积方法，进一步包括：与所述含硅前驱物和所述含硼前驱物一起提供氩前驱物。7.如权利要求1所述的沉积方法，进一步包括：在所述沉积之后，执行所述硅硼材料的热退火。8.如权利要求1所述的沉积方法，其中所述含硅前驱物包括硅烷，且其中所述含硼前驱物包括乙硼烷。9.一种沉积方法，包括：将含硅前驱物和含硼前驱物输送至半导体处理腔室的处理区域；在半导体处理腔室的所述处理区域内形成所述含硅前驱物和所述含硼前驱物的等离子体；以及在设置在所述半导体处理腔室的所述处理区域内的基板上沉积硅硼材料，其中所述硅硼材料的特征在于：小于或约为1.5nm的所沉积的表面粗糙度。10.如权利要求9所述的沉积方法，进一步包括：与所述含硅前驱物和所述含硼前驱物一起提供含氢前驱物，其中所述含氢前驱物对所述...

【专利技术属性】
技术研发人员：杨奕，K，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：