半导体结构及其形成方法技术

本公开提供一种半导体结构及其形成方法，涉及半导体技术领域。该形成方法包括：提供衬底，衬底包括有源区及并排分布于有源区的多个字线结构，字线结构将有源区分隔为多个子区域，各字线结构的顶部均设有钝化层；在衬底内形成位线接触孔，位线接触孔在平行于衬底的方向上横跨子区域及与子区域相邻的两个字线结构的钝化层；采用垒晶生长工艺在位线接触孔内形成硅材料层，硅材料层在衬底上的正投影位于子区域；对硅材料层进行结晶化处理，以形成结晶层；在结晶层的表面沉积导电膜层，以形成位线结构。本公开的形成方法可避免位线结构短路，降低位线结构失效风险。降低位线结构失效风险。降低位线结构失效风险。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本公开涉及半导体
，具体而言，涉及一种半导体结构及其形成方法。

技术介绍

[0002]动态随机存储器(Dynamic Random Access Memory，DRAM)因具有体积小、集成化程度高及传输速度快等优点，被广泛应用于手机、平板电脑等移动设备中。
[0003]现有动态随机存储器包括位元线及与位元线交替设置的电容接触窗口，但是在形成位元线及电容接触窗口时，受制备工艺影响，易出现结构异常，进而引发结构失效，产品良率较低。
[0004]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本申请的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

[0005]本申请的目的在于克服上述现有技术中的不足，提供一种半导体结构及其形成方法，可避免位线结构短路，降低位线结构失效风险，提高产品良率。
[0006]根据本公开的一个方面，提供一种半导体结构的形成方法，包括：
[0007]提供衬底，所述衬底包括有源区及并排分布于所述有源区的多个字线结构，所述字线结构将所述有源区分隔为多个子区域，各所述字线结构的顶部均设有钝化层；
[0008]在所述衬底内形成位线接触孔，所述位线接触孔在平行于所述衬底的方向上横跨所述子区域及与所述子区域相邻的两个所述字线结构的钝化层；
[0009]采用垒晶生长工艺在所述位线接触孔内形成硅材料层，所述硅材料层在所述衬底上的正投影位于所述子区域；
[0010]对所述硅材料层进行结晶化处理，以形成结晶层；
[0011]在所述结晶层的表面沉积导电膜层，以形成位线结构。
[0012]在本公开的一种示例性实施例中，所述对所述硅材料层进行结晶化处理，以形成结晶层，包括：
[0013]在所述位线接触孔内填充半导体材料，以形成半导体层，所述半导层包覆于所述硅材料层的外周，并与所述硅材料层接触连接；
[0014]向所述半导体层进行离子注入；
[0015]在预设温度下对所述半导体层和所述硅材料层进行高温处理，以形成填满所述位线接触孔的结晶层。
[0016]在本公开的一种示例性实施例中，所述离子为碳离子和锗离子中至少一种。
[0017]在本公开的一种示例性实施例中，所述预设温度为300℃～700℃。
[0018]在本公开的一种示例性实施例中，所述在所述结晶层的表面沉积导电膜层，以形成位线结构，包括：
[0019]在所述结晶层的表面依次形成导电层、覆盖层及掩膜材料层；
[0020]在所述掩膜材料层的表面形成光阻层，所述光阻层在所述衬底上的正投影与所述子区域的边界重合；
[0021]在所述光阻层覆盖的区域以外的区域对所述掩膜材料层、所述覆盖层、所述导电层及所述结晶层进行蚀刻，以在所述子区域形成位线结构。
[0022]在本公开的一种示例性实施例中，所述形成方法还包括：
[0023]在所述位线结构的顶部及侧壁形成绝缘介质层，所述绝缘介质层填满所述位线接触孔。
[0024]在本公开的一种示例性实施例中，所述在所述位线结构的顶部及侧壁形成绝缘介质层，所述绝缘介质层填满所述位线接触孔，包括：
[0025]形成第一绝缘层，所述第一绝缘层覆盖所述位线结构的侧壁及顶部，并随型贴附于所述位线接触孔的孔壁及底部；
[0026]形成第二绝缘层，所述第二绝缘层形成于所述第一绝缘层的表面，并位于所述位线结构的侧壁及所述位线接触孔的孔壁及底部；
[0027]形成第三绝缘层，所述第三绝缘层覆盖所述第二绝缘层及位于所述位线结构顶部的第一绝缘层，并填满所述位线接触孔。
[0028]在本公开的一种示例性实施例中，所述第三绝缘层与所述第一绝缘层的材料相同，所述第二绝缘层与所述第一绝缘层的材料不同。
[0029]在本公开的一种示例性实施例中，所述第一绝缘层与所述第三绝缘层的材料均为氮化硅；所述第二绝缘层的材料为氧化硅。
[0030]在本公开的一种示例性实施例中，所述衬底包括多个间隔分布的所述位线接触孔，各所述位线接触孔均形成有所述位线结构及覆盖所述位线结构的绝缘介质层，且相邻两个所述位线接触孔之间的子区域均被所述绝缘介质层覆盖，所述形成方法还包括：
[0031]蚀刻位于相邻两个所述位线接触孔之间的绝缘介质层，以露出相邻两个所述位线接触孔之间的子区域；
[0032]在相邻两个所述位线结构的侧壁上的所述绝缘介质层之间填充导电接触层，所述导电接触层与所述子区域接触连接；
[0033]对所述导电接触层进行回蚀刻处理，以在相邻两个所述位线结构的绝缘介质层之间形成电容接触孔。
[0034]在本公开的一种示例性实施例中，所述形成方法还包括：
[0035]在所述电容接触孔内填充导电材料，以形成导电接触结构。
[0036]根据本公开的一个方面，提供一种半导体结构，包括：
[0037]衬底，包括有源区及并排分布于所述有源区的多个字线结构，所述字线结构将所述有源区分隔为多个子区域，各所述字线结构的顶部均设有钝化层；所述衬底内形成有位线接触孔，所述位线接触孔在平行于所述衬底的方向上横跨所述子区域及与所述子区域相邻的两个所述字线结构的钝化层；
[0038]结晶层，形成于所述位线接触孔内，所述结晶层在所述衬底上的正投影至少位于所述子区域；
[0039]位线结构，形成于所述结晶层的表面。
[0040]在本公开的一种示例性实施例中，所述半导体结构还包括：
[0041]绝缘介质层，形成于所述位线结构的顶部及侧壁，且填满所述位线接触孔。
[0042]在本公开的一种示例性实施例中，所述位线接触孔上形成有所述位线结构及覆盖所述位线结构的绝缘介质层，所述半导体结构还包括：
[0043]导电接触层，填充于相邻两个所述位线结构的侧壁上的所述绝缘介质层之间，并与相邻两个所述位线接触孔之间的子区域接触连接；所述导电接触层的表面低于所述绝缘介质层的表面，以在相邻两个所述位线结构的绝缘介质层之间形成电容接触孔。
[0044]在本公开的一种示例性实施例中，所述半导体结构还包括：
[0045]导电接触结构，形成于所述导电接触孔内。
[0046]本公开的半导体结构及其形成方法，可采用垒晶生长工艺在位线接触孔内形成硅材料层。在此过程中，由于字线结构顶部设有钝化层，受钝化层材料的限制在垒晶生长过程中不会在钝化层上形成单晶硅膜层，只会在相邻的字线结构之间的子区域中形成较为致密的单晶膜层，可保证子区域中形成的硅材料层中不会出现空洞，避免后续在其上形成的位线结构因空洞的存在而断裂，可提高产品良率。此外，通过对硅材料层进行结晶化处理，可将硅材料层中分布的各离子激活，使各离子能够均匀的分布于硅材料层中，可增强硅材料层的附着力，使位线结构底部更加稳固，进一步降低位线结构坍塌或断裂的风险。
[0047]应当理解的是，以上的一般描述和后文本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括有源区及并排分布于所述有源区的多个字线结构，所述字线结构将所述有源区分隔为多个子区域，各所述字线结构的顶部均设有钝化层；在所述衬底内形成位线接触孔，所述位线接触孔在平行于所述衬底的方向上横跨所述子区域及与所述子区域相邻的两个所述字线结构的钝化层；采用垒晶生长工艺在所述位线接触孔内形成硅材料层，所述硅材料层在所述衬底上的正投影位于所述子区域；对所述硅材料层进行结晶化处理，以形成结晶层；在所述结晶层的表面沉积导电膜层，以形成位线结构。2.根据权利要求1所述的形成方法，其特征在于，所述对所述硅材料层进行结晶化处理，以形成结晶层，包括：在所述位线接触孔内填充半导体材料，以形成半导体层，所述半导层包覆于所述硅材料层的外周，并与所述硅材料层接触连接；向所述半导体层进行离子注入；在预设温度下对所述半导体层和所述硅材料层进行高温处理，以形成填满所述位线接触孔的结晶层。3.根据权利要求2所述的形成方法，其特征在于，所述离子为碳离子和锗离子中至少一种。4.根据权利要求2所述的形成方法，其特征在于，所述预设温度为300℃～700℃。5.根据权利要求2所述的形成方法，其特征在于，所述在所述结晶层的表面沉积导电膜层，以形成位线结构，包括：在所述结晶层的表面依次形成导电层、覆盖层及掩膜材料层；在所述掩膜材料层的表面形成光阻层，所述光阻层在所述衬底上的正投影与所述子区域的边界重合；在所述光阻层覆盖的区域以外的区域对所述掩膜材料层、所述覆盖层、所述导电层及所述结晶层进行蚀刻，以在所述子区域形成位线结构。6.根据权利要求1
‑
5任一项所述的形成方法，其特征在于，所述形成方法还包括：在所述位线结构的顶部及侧壁形成绝缘介质层，所述绝缘介质层填满所述位线接触孔。7.根据权利要求6所述的形成方法，其特征在于，所述在所述位线结构的顶部及侧壁形成绝缘介质层，所述绝缘介质层填满所述位线接触孔，包括：形成第一绝缘层，所述第一绝缘层覆盖所述位线结构的侧壁及顶部，并随型贴附于所述位线接触孔的孔壁及底部；形成第二绝缘层，所述第二绝缘层形成于所述第一绝缘层的表面，并位于所述位线结构的侧壁及所述位线接触孔的孔壁及底部；形成第三绝缘层，所述第三绝缘层覆盖所述第二绝缘层及位于所述位线结构顶部的第一绝缘层...

【专利技术属性】
技术研发人员：于业笑，刘忠明，陈龙阳，方嘉，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：