一种互补型差分峰值检测电路制造技术

一种互补型差分峰值检测电路，其特征在于：至少由一对互补比较器、一对电平移位跟随器、一对金属氧化物半导体（ＭＯＳ）存储电容、四个ＭＯＳ开关、一对放电电流源、一对偏置电流源以及一个以上分压电阻构成； 其中，第一互补比较器的输出连接第一ＭＯＳ开关的源极，该ＭＯＳ开关的栅极与电源相连，其漏极连接第一ＭＯＳ存储电容上的上极板；第一偏置电流源的输入端与电源相连，其输出连接第一电平移位跟随器的栅极，该跟随器的漏极接地，源极连接第一ＭＯＳ存储电容的上极板，第一偏置电流源的输出同时连接第一、第二分压电阻，该两电阻串联；第一ＭＯＳ存储电容下极板接地，第一放电电流源与第一ＭＯＳ存储电容并联；第三ＭＯＳ开关的源极连接第一信号端，其栅极接地，漏极连接第一ＭＯＳ存储电容的上极板； 第二互补比较器的输出连接第二ＭＯＳ开关的源极，该ＭＯＳ开关的栅极接地，其漏极连接第二ＭＯＳ存储电容的上极板，该ＭＯＳ存储电容的下极板接地；第二电平移位跟随器的源极连接第二ＭＯＳ存储电容的上极板，其漏极连接电源，栅极连至第二偏置电流源的输入端，该偏置电流源的输出接地，第二偏置电流源的输入端同时连接第三、第四分压电阻，该两电阻串联；第二放电电流源的正、负两端分别与电源和第二ＭＯＳ存储电容的上极板相连；第四ＭＯＳ开关的源极连接第二信号端，其栅极接电源，漏极连接第二ＭＯＳ存储电容的上极板； 第二、第四分压电阻的一端相连，第一、第二互补比较器的负输入端相连，并同时连接一输入信号，第一、第二互补比较器的正输入端分别连接第一、第二电平移位跟随器的栅极。（*该技术在2011年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及峰值检测电路技术，尤指一种芯片面积大大缩小而稳定性提高的互补型差分峰值检测电路。如附图说明图1所示，该电路至少包含以下模块比较器Comp1、Comp2，输出跟随器f1、f2，充电电流源Ich1、Ich2，放电电流源Idch1、Idch2，存储电容C1、C2，开关S1～S4以及分压电阻R1～R4；其中，VIN是输入信号，COM是引入的共模信号，VP、VN分别是检测出的上、下峰值输出。该电路具体的工作原理是这样的首先，输入信号VIN与f1的输出VP相比较，如果VIN大，则开关S1工作，充电电流源Ich1给电容C1充电，使f1的输出电压上升，直到与VIN相等；如果VIN小，则开关S3工作，放电电流源Idch1给电容C1放电，使f1的输出电压下降，直到与VIN相等。这样，f1的输出即会等于输入信号的峰值，完成峰值检测的过程。上面所述为正峰值的检测过程，负峰值检测过程的原理完全类同，只是采用比较器Comp2，输出跟随器f2，充电电流源Ich2，放电电流源Idch2，存储电容C2，开关S2、S4以及分压电阻R1～R4来实现。电阻R1～R4用来完成对峰值电压的分压，产生用于数据恢复的判决电压，当R1＝R2＝R3＝R4时，判决电压为峰值的一半。该峰值检测电路是一种较为成熟的电路形式，但其在电路实现上仍存在一定的缺陷，主要表现在以下几个方面1)电路的组成比较复杂，致使集成芯片的面积增大；2)需要引入共模电压COM，造成多余的走线；3)需要四个开关和四路电流源，必然会引入较多的偏置电路；4)由于峰峰值较小时，电容(C1、C2)两端的压差小，因而不能使用方块电容值较大的金属氧化物半导体(MOS)电容；5)由于比较器与跟随器相互独立，使电路中的元器件数目增加，而且，跟随器存在稳定性的问题。由于在峰值检测电路中，需要将检测出的峰值保持在一定的幅度上，因此存储电容的值都比较大，通常要在40皮法以上。目前所采用的双层多晶电容(poly-poly)的方块电容值一般只有0.6ff/μm2，而金属氧化物半导体(MOS)管的方块电容值一般为2.5ff/μm2，很显然，采用MOS电容可以使芯片面积缩小到原来的1/4～1/3。其中，ff表示10-15法拉。又由于MOS电容的两端需要有较大的压差，才能使电容值稳定，所以，在新的电路设计中电容的一端不接共模电压COM，而直接接地，使存储电容在采样输入信号交流成份的同时，也采样了共模成份，如此，电容两端就有足够的压差，使电容值稳定，同时省去了共模电压信号。为了能够跟踪并保持输入信号的峰值，充电电流Ich1、Ich2要比放电电流Idch1、Idch2大很多，一般在20倍以上，那么，可省去现有技术中的放电电流开关，使放电电流常通，而不影响峰值的检测。原来电容的充电时间是由充电电流源Ich1、Ich2控制，为了能进一步缩小芯片面积且使控制更灵活，可在新的电路设计中用RC时间常数的形式取代充电电流源，改变MOS开关的尺寸即可改变时间常数，该方法比起用电流源充电更简便、灵活。根据上述分析，本技术具体的技术方案是这样实现的一种互补型差分峰值检测电路，至少包括一对互补比较器、一对电平移位跟随器、一对金属氧化物半导体(MOS)存储电容、四个MOS开关、一对放电电流源、一对偏置电流源以及一个以上分压电阻；其中，第一互补比较器的输出连接第一MOS开关的源极，该MOS开关的栅极与电源相连，其漏极连接第一MOS存储电容的上极板；第一偏置电流源的输入端与电源相连，其输出连接第一电平移位跟随器的栅极，该跟随器的漏极接地，源极连接第一MOS存储电容的上极板，第一偏置电流源的输出同时连接第一、第二分压电阻，该两电阻串联；第一MOS存储电容下极板接地，第一放电电流源与第一MOS存储电容并联；第三MOS开关的源极连接第一信号端，其栅极接地，漏极连接第一MOS存储电容的上极板；第二互补比较器的输出连接第二MOS开关的源极，该MOS开关的栅极接地，其漏极连接第二MOS存储电容的上极板，该MOS存储电容的下极板接地；第二电平移位跟随器的源极连接第二MOS存储电容的上极板，其漏极连接电源，栅极连至第二偏置电流源的输入端，该偏置电流源的输出接地，第二偏置电流源的输入端同时连接第三、第四分压电阻，该两电阻串联；第二放电电流源的正、负两端分别与电源和第二MOS存储电容的上极板相连；第四MOS开关的源极连接第一信号端，其栅极接电源，漏极连接第二MOS存储电容的上极板； 第二、第四分压电阻的一端相连，第一、第二互补比较器的负输入端相连，并同时连接一输入信号，第一、第二互补比较器的正输入端分别连接第一、第二电平移位跟随器的栅极。当输入信号电压大于等于当前上峰值电压时，第一MOS开关导通，第一MOS存储电容被充电，上极板电压升高，上峰值电压升高，直到等于输入信号电压；当输入信号电压小于当前上峰值电压时，第一MOS开关闭合，第一MOS存储电容被缓慢放电，上极板电压降低，上峰值电压降低，直至等于输入信号电压。所述第一比较器和第二比较器为一对互补差分对管。所述的第一比较器为上峰值比较器，第二比较器为下峰值比较器。该第一比较器的输入差分对管为一对NMOS管，第二比较器的输入差分对管为一对PMOS管。所述的比较器为一级差分放大器，或二级放大器，或共源共栅放大器。所述MOS开关为NMOS管开关，或PMOS管开关，或CMOS互补开关。所述的跟随器为一级或两级跟随叠加的跟随器。所述电流源为拉电流的镜像恒流源，或为拉电流的共源-共栅恒流源，或为灌电流的镜像恒流源，或为灌电流的共源-共栅恒流源。所述MOS存储电容的充电或放电时间由与该电容相连的MOS开关漏源两端的电阻及MOS存储电容参数来决定。该MOS存储电容的充电方式可由恒流源控制。所述第一信号与第二信号为一对反相信号。所述第一跟随器的源栅电压接近1伏特。所述第二跟随器的栅源电压接近1伏特。所述输入信号的峰峰值电压大小与信号在传输过程中的衰减程度有关，衰减越大，输入信号的峰峰值越小。所述输入信号的峰峰值电压Vpp在200毫伏至1.5伏之间。所述第二分压电阻与第四分压电阻相连端的电压为电路的共模电压。该共模电压为上峰值电压与下峰值电压之和的一半。该共模电压的电压值在1.5伏至2.5伏之间。由上述方案可以看出，本技术的关键在于不用单独引入共模电压，而是利用上下峰值电压中输出的共模电压成分来增加电容两端的电压差，从而使该电路能够采用两端压差大但面积大大缩小的MOS电容。因此，本技术所提供的互补型差分峰值检测电路具有以下的特点和优点1)由于不需要引入共模电压的输入，简化了电路的走线设计；另外，本技术所采用的MOS电容比现在采用的电容面积小3/4，且具有良好的可靠性，因此，本技术的电路在保证甚至提高可靠性的同时，减小了电路版图的设计工作量，降低了集成电路芯片的使用面积。2)本技术对存储电容采用不同的充电方式，省去了恒流源电路中的偏置电路，以RC时间常数取代恒流源来决定充电时间，且所采用开关管的尺寸可以很小，进而减小芯片面积。3)为了采用补偿技术来消除跟随器中反馈所造成的不稳定性，本技术使用电平移位跟随器，即源极跟随器，避免了负反馈造成的不稳定因素，保证了整个电路的可本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：裴晓东，任刚，程剑涛，周命福，
申请(专利权)人：华为技术有限公司，
类型：实用新型
国别省市：