量子芯片及量子计算机制造技术

本申请公开了一种量子芯片及量子计算机，属于量子计算技术领域。所述量子芯片，包括：超导量子比特电路，所述超导量子比特电路形成包围第一区域的第一部分电路和包围第二区域的第二部分电路；以及，与所述超导量子比特电路耦合的磁通调控信号线，磁通调控信号线施加的调控信号在所述第一部分电路和所述第二部分电路获得方向相反的感应电流。本申请提供的量子芯片，有助于抑制调控磁通的噪声对量子比特调控的影响。调控的影响。调控的影响。

【技术实现步骤摘要】
量子芯片及量子计算机


[0001]本申请属于量子信息领域，尤其是量子计算
，特别地，本申请涉及一种量子芯片及量子计算机。

技术介绍

[0002]量子芯片是量子计算机的核心部件。超导物理体系构建量子芯片的基本思路是：将由约瑟夫森结并联形成的squid，与额外构建电容极板并联，基于该并联结构形成的超导量子比特电路即作为量子芯片上执行量子计算的基本单元——量子比特。量子比特可通过外加电磁信号进行调控，其中，可以通过在量子芯片上的磁通调控信号线（Z
‑
control line）施加信号调控squid的磁通量完成量子比特频率的调控，进而实现一系列的量子比特操作。目前，相关技术的量子芯片执行量子计算时，量子比特对调控磁通的噪声十分敏感，其频率易受到噪声的影响而偏离理想位置，进而影响量子比特调控的精度。

技术实现思路

[0003]针对相关技术中量子比特频率对调控磁通的噪声十分敏感，量子比特调控的精度易受到噪声的影响的问题，本申请的目的是提供一种量子芯片及量子计算机，有助于抑制噪声对量子比特调控的影响。
[0004]本申请的一个方面提供了一种量子芯片，包括：超导量子比特电路，所述超导量子比特电路形成包围第一区域的第一部分电路和包围第二区域的第二部分电路；以及，与所述超导量子比特电路耦合的磁通调控信号线，磁通调控信号线施加的调控信号在所述第一部分电路和所述第二部分电路获得方向相反的感应电流。
[0005]如上所述的量子芯片，在本申请的一些实施方式中，所述超导量子比特电路包括：电容极板；及第一约瑟夫森结和第二约瑟夫森结，所述第一约瑟夫森结和所述第二约瑟夫森结并联，且所述第一约瑟夫森结的一端和所述第二约瑟夫森结的一端均与所述电容极板连接，所述第一约瑟夫森结的另一端和所述第二约瑟夫森结的另一端互连并且接地。
[0006]如上所述的量子芯片，在本申请的一些实施方式中，所述超导量子比特电路包括：第一电连接结构，连接所述第一约瑟夫森结的另一端和所述第二约瑟夫森结的另一端，且所述第一电连接结构与所述电容极板非接触的交叉。
[0007]如上所述的量子芯片，在本申请的一些实施方式中，所述超导量子比特电路包括：第一电连接结构，连接所述第一约瑟夫森结的一端和所述第二约瑟夫森结的一端；第二电连接结构，连接所述第一约瑟夫森结的另一端和所述第二约瑟夫森结的另一端，且所述第二电连接结构与所述第一电连接结构非接触的交叉。
[0008]如上所述的量子芯片，在本申请的一些实施方式中，所述超导量子比特电路包括：第一电容极板和第二电容极板；及
第一约瑟夫森结和第二约瑟夫森结，所述第一约瑟夫森结和所述第二约瑟夫森结并联，所述第一约瑟夫森结的一端和所述第二约瑟夫森结的一端均与所述第一电容极板连接，且所述第一约瑟夫森结的另一端和所述第二约瑟夫森结的另一端均与所述第二电容极板连接。
[0009]如上所述的量子芯片，在本申请的一些实施方式中，所述第一电容极板与所述第二电容极板非接触的交叉。
[0010]如上所述的量子芯片，在本申请的一些实施方式中，所述第二电容极板包围所述第一电容极板，且所述第一区域和所述第二区域位于所述第二电容极板和所述第一电容极板之间。
[0011]如上所述的量子芯片，在本申请的一些实施方式中，所述第一电容极板和所述第二电容极板沿着所述第一约瑟夫森结和所述第二约瑟夫森结的连线均呈对称分布。
[0012]如上所述的量子芯片，在本申请的一些实施方式中，所述第一电容极板的几何中心与所述第二电容极板的几何中心重叠。
[0013]如上所述的量子芯片，在本申请的一些实施方式中，所述第一电容极板的对地电容C
01
和所述第二电容极板的对地电容C
02
满足以下关系：100C
01
≤C
02
，或100C
02
≤C
01
。
[0014]如上所述的量子芯片，在本申请的一些实施方式中，所述超导量子比特电路包括：第一约瑟夫森结和第二约瑟夫森结；第一电容极板和第二电容极板，所述第一电容极板和所述第二电容极板分别独立的位于所述第一约瑟夫森结的两端；以及，第三电容极板和第四电容极板，所述第三电容极板和所述第四电容极板分别独立的位于所述第二约瑟夫森结的两端；且所述第一电容极板和所述第四电容极板之间，以及所述第二电容极板和所述第三电容极板之间非接触的交叉电连接。
[0015]如上所述的量子芯片，在本申请的一些实施方式中，所述磁通调控信号线和所述超导量子比特电路形成于同一表面，且所述磁通调控信号线位于所述超导量子比特电路的一侧。
[0016]如上所述的量子芯片，在本申请的一些实施方式中，所述磁通调控信号线和所述超导量子比特电路形成于不同的表面。
[0017]如上所述的量子芯片，在本申请的一些实施方式中，所述磁通调控信号线包括线圈。
[0018]如上所述的量子芯片，在本申请的一些实施方式中，所述线圈包括第一线圈和第二线圈，且所述第一线圈和所述第二线圈相间设置，所述第一线圈和所述第二线圈的电流方向相反。
[0019]本申请的另一个方面提供了一种量子计算机，所述量子计算机设置有如上所述的量子芯片。
[0020]相关技术的量子芯片中调控磁通的噪声易导致量子比特的频率偏离理想位置，本申请提供的量子芯片包括超导量子比特电路及与所述超导量子比特电路耦合的磁通调控信号线，且所述超导量子比特电路形成包围第一区域的第一部分电路和包围第二区域的第二部分电路；通过磁通调控信号线施加的调控信号在第一区域和第二区域产生相应的磁通
量，进而在所述第一部分电路和所述第二部分电路获得方向相反的感应电流，相反的感应电流可以形成一定程度上的抵消，这降低了噪声对约瑟夫森结能量的影响，进而降低了噪声对量子比特频率的影响，进而有助于减小量子比特频率的偏离，确保量子比特的操作精度。
附图说明
[0021]图1为相关技术中量子芯片上量子比特的结构示意图；图2为本申请的实施例提供的一种量子芯片的原理图；图3为本申请采用单个电容极板的量子芯片的第一个实施示例结构示意图；图4为本申请采用单个电容极板的量子芯片的第二个实施示例结构示意图；图5为本申请采用单个电容极板的量子芯片的第三个实施示例结构示意图；图6为本申请采用两个电容极板的量子芯片的第一个实施示例结构示意图；图7为本申请采用两个电容极板的量子芯片的第二个实施示例结构示意图；图8为本申请采用两个电容极板的量子芯片的第三个实施示例结构示意图；图9为本申请采用两个电容极板的量子芯片的第四个实施示例结构示意图；图10为本申请采用两个电容极板的量子芯片的第五个实施示例结构示意图；图11为本申请采用两个电容极板的量子芯片的第六个实施示例结构示意图；图12为本申请采用两个电容极板的量子芯片的第七个实施示例结构示意图；图13为本申请采用四个电容极板的量子芯片的实施结构示意图；图14为本申请磁通调控信号线的一个实施例的结构示意图。
...

【技术保护点】

【技术特征摘要】
1.一种量子芯片，其特征在于，包括：超导量子比特电路，所述超导量子比特电路形成包围第一区域的第一部分电路和包围第二区域的第二部分电路；以及，与所述超导量子比特电路耦合的磁通调控信号线，磁通调控信号线施加的调控信号在所述第一部分电路和所述第二部分电路获得方向相反的感应电流。2.根据权利要求1所述的量子芯片，其特征在于，所述超导量子比特电路包括：电容极板；及第一约瑟夫森结和第二约瑟夫森结，所述第一约瑟夫森结和所述第二约瑟夫森结并联，且所述第一约瑟夫森结的一端和所述第二约瑟夫森结的一端均与所述电容极板连接，所述第一约瑟夫森结的另一端和所述第二约瑟夫森结的另一端互连并且接地。3.根据权利要求2所述的量子芯片，其特征在于，所述超导量子比特电路包括第一电连接结构，所述第一约瑟夫森结的另一端和所述第二约瑟夫森结的另一端通过所述第一电连接结构互连，且所述第一电连接结构与所述电容极板非接触的交叉。4.根据权利要求2所述的量子芯片，其特征在于，所述超导量子比特电路包括第一电连接结构和第二电连接结构，所述第一约瑟夫森结的一端和所述第二约瑟夫森结的一端通过所述第一电连接结构连接，所述第一约瑟夫森结的另一端和所述第二约瑟夫森结的另一端通过所述第二电连接结构连接，且所述第二电连接结构与所述第一电连接结构非接触的交叉。5.根据权利要求1所述的量子芯片，其特征在于，所述超导量子比特电路包括：第一电容极板和第二电容极板；及第一约瑟夫森结和第二约瑟夫森结，所述第一约瑟夫森结和所述第二约瑟夫森结并联，所述第一约瑟夫森结的一端和所述第二约瑟夫森结的一端均与所述第一电容极板连接，且所述第一约瑟夫森结的另一端和所述第二约瑟夫森结的另一端均与所述第二电容极板连接。6.根据权利要求5所述的量子芯片，其特征在于，所述第一电容极板与所述第二电容极板非接触的交叉。7.根据权利要求5所述的量子芯片，其特征在于，所述第二电容极板包围所述第一电容极板，且所述第一区域和所述第二区域位于所述第二电容极板和所述第一电容极...

【专利技术属性】
技术研发人员：ꢀ五一IntClG零六N一零二零，
申请(专利权)人：合肥本源量子计算科技有限责任公司，
类型：发明
国别省市：