封装结构制造技术

一种封装结构，包括第一导电垫层，位于绝缘层之中；第一凸块下冶金结构，位于绝缘层之下，在平面图中，第一凸块下冶金结构的第一区域受限于第一导电垫层的第二区域之中；以及第一导电导孔，位于绝缘层之中，且垂直连接至第一导电垫层及第一凸块下冶金结构。一导电垫层及第一凸块下冶金结构。一导电垫层及第一凸块下冶金结构。

【技术实现步骤摘要】
封装结构


[0001]本专利技术实施例涉及一种半导体装置，尤其涉及一种包括封装结构。

技术介绍

[0002]半导体集成电路(integrated circuit，IC)工业经历了快速成长。半导体制造工艺的持续进展导致半导体装置具有更精细的部件及/或更高度的整合。当部件尺寸(亦即使用制造工艺可创造的最小的元件)减少，功能密度(亦即每一芯片面积的内连装置数目)普遍增加。这样按比例缩小的工艺通常通过提高生产效率及降低相关成本来提供好处。
[0003]芯片封装不仅提供半导体装置保护免于受环境污染，亦为封装于其中的半导体装置提供了连接界面。发展出使用较小的面积或高度较低的较小封装结构以封装半导体装置。
[0004]已发展出新的封装技术以更进一步改善半导体裸片的密度及功能。这些相对新型半导体裸片的封装技术面临制造的挑战。

技术实现思路

[0005]本专利技术实施例包括一种封装结构，包括：第一导电垫层，位于绝缘层之中；第一凸块下冶金结构，位于绝缘层之下，在平面图中，第一凸块下冶金结构的第一区域受限于第一导电垫层的第二区域之中；以及第一导电导孔，位于绝缘层之中，且垂直连接至第一导电垫层及第一凸块下冶金结构。
[0006]本专利技术实施例亦包括一种封装结构，包括：半导体裸片，位于重分布结构之上；接合零件，位于重分布结构的第一导电垫层之下；以及凸块下冶金结构，夹置于第一导电垫层及接合零件之间，沿着第一方向测量，凸块下冶金结构的第一宽度小于第一导电垫层的第二宽度，以及沿着垂直于第一方向的第二方向测量，凸块下冶金结构的第三宽度小于第一导电垫层的第四宽度。
[0007]本专利技术实施例又包括一种封装结构，包括：绝缘层，位于底部填充材料之上；第一绝缘层，位于底部绝缘材料之上；第一凸块下冶金结构及第二凸块下冶金结构，埋藏于底部填充材料之中；以及第一导电垫层及第二导电垫层，埋藏于绝缘层之中，第一导电垫层覆盖第一凸块下冶金结构，第二导电垫层覆盖第二凸块下冶金结构，以及第一导电垫层及第二导电垫层之间的第一距离小于第一凸块下冶金结构及第二凸块下冶金结构之间的第二距离。
附图说明
[0008]以下将配合所附附图详述本专利技术实施例。应注意的是，各种特征部件并未按照比例绘制且仅用以说明例示。事实上，元件的尺寸可能经放大或缩小，以清楚地表现出本专利技术实施例的技术特征。
[0009]图1A
‑
图1H为根据一些实施例示出形成封装结构的各中间阶段剖面图。
[0010]图1G
‑
1为根据一些实施例示出凸块下冶金结构及其邻近零件的透视图。
[0011]图1G
‑
2为根据一些实施例示出凸块下冶金结构及其邻近零件的平面图。
[0012]图1G
‑
3为根据一些实施例示出凸块下冶金结构及其邻近零件的剖面图。
[0013]图2
‑
1为根据一些实施例示出凸块下冶金结构及其邻近零件的平面图。
[0014]图2
‑
2为根据一些实施例示出凸块下冶金结构及其邻近零件的剖面图。
[0015]图3
‑
1为根据一些实施例示出凸块下冶金结构及其邻近零件的平面图。
[0016]图3
‑
2为根据一些实施例示出凸块下冶金结构及其邻近零件的剖面图。
[0017]图4
‑
1为根据一些实施例示出凸块下冶金结构及其邻近零件的平面图。
[0018]图4
‑
2为根据一些实施例示出凸块下冶金结构及其邻近零件的剖面图。
[0019]图5
‑
1为根据一些实施例示出凸块下冶金结构及其邻近零件的平面图。
[0020]图5
‑
2为根据一些实施例示出凸块下冶金结构及其邻近零件的剖面图。
[0021]图6
‑
1为根据一些实施例示出凸块下冶金结构及其邻近零件的平面图。
[0022]图6
‑
2为根据一些实施例示出凸块下冶金结构及其邻近零件的剖面图。
[0023]图7
‑
1为根据一些实施例示出凸块下冶金结构及其邻近零件的平面图。
[0024]图7
‑
2为根据一些实施例示出凸块下冶金结构及其邻近零件的剖面图。
[0025]图8为根据一些实施例示出修改图1H中所示出的剖面图。
[0026]附图标记如下：
[0027]102:载体基板
[0028]104:粘着胶带
[0029]106:重分布结构
[0030]106A:顶表面
[0031]106B:底表面
[0032]108:导电导孔
[0033]108E:边缘
[0034]110:导电线
[0035]112,1122:导电导孔
[0036]1141,1142,1143,1144:绝缘层
[0037]116:导电导孔
[0038]120:半导体裸片
[0039]122:半导体基板
[0040]122B:背表面
[0041]122F:前表面
[0042]124:集成电路
[0043]126:内连结构
[0044]128:金属间介电层
[0045]130:导电垫层
[0046]132:钝化层
[0047]134:凸块下冶金结构
[0048]136:接合零件
[0049]138:底部填充材料
[0050]140:模塑化合物
[0051]142:胶带
[0052]144:载体基板
[0053]146:封装结构
[0054]148:凸块下冶金结构
[0055]148E:边缘
[0056]150:接合零件
[0057]150E:边缘
[0058]160:基板
[0059]162:导电垫层
[0060]164:阻焊层
[0061]166:底部填充材料
[0062]170:导电垫层
[0063]170E:边缘
[0064]172:导电走线
[0065]172E:边缘
[0066]173:交点
[0067]174:导电垫层
[0068]174E:边缘
[0069]174E
’
:连接部分
[0070]175:交点
[0071]202:封装零件
[0072]204:封装零件
[0073]206:导电垫层
[0074]I
‑
I:剖面
[0075]D1,D1
’
,D2,D2
’
,D3,D4,D11,D11
’
,D12,D14:宽度
[0076]D5,D6,D7,D8,D9,D10,D13,D15:距离...

【技术保护点】

【技术特征摘要】
1.一种封装结构，包括：一第一导电垫层，位于一绝缘层之中；一第一凸块下冶金结构，位于该绝缘层之下，其中在一平面图中，该第一凸块下冶金结构的一第一区域受限于该第一导电垫层的一第二区域之中；以及一第一导电导孔，位于该绝缘层之中，且垂直连接至该第一导电垫层及该第一凸块下冶金结构。2.如权利要求1所述的封装结构，其中在一平面图中，该第一导电导孔的一第三区域受限于该第一凸块下冶金结构的该第一区域之中。3.如权利要求1所述的封装结构，还包括：一第二导电垫层，位于该绝缘层中，且与该第一导电垫层相距一第一距离；一第二凸块下冶金结构，位于该绝缘层之下，且与该第一凸块下冶金结构相距大于该第一距离的一第二距离，其中在一平面图中，该第二凸块下冶金结构的一第三区域受限于该第二导电垫层的一第四区域；以及一第二导电导孔，位于该绝缘层中，以及垂直连接至该第二导电垫层及该第二凸块下冶金结构。4.如权利要求1所述的封装结构，还包括：一接合零件，位于该第一凸块下冶金结构之下；一底部填充材料，包围该接合零件的一上部以及该第一凸块下冶金结构；以及一阻焊层，包围该接合零件的一下部。5.如权利要求4所述的封装结构，其中在一平面图中，该第一导电垫层的该第二区域受限于该接合零件的一第三区域之中。6.一种封装结构，包括：一半导体裸片，位于一重分布结构之上；一接合零件，位于该重分布结构的一第一导电垫层之下；以及一凸块下冶金结构，夹置于该第一导电垫层及该接合零件之间，其中沿着一第一方向...

【专利技术属性】
技术研发人员：许佳桂，游明志，叶书伸，杨哲嘉，林柏尧，郑心圃，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：