半导体器件制造技术

一种半导体器件，包括在衬底上沿第一方向延伸的位线、与位线中两条相邻位线之间的衬底连接的下接触部、下接触部上的着接焊盘、以及围绕着接焊盘侧壁的绝缘结构，所述绝缘结构包括顶表面在比着接焊盘的顶表面低的水平处的第一绝缘图案和在第一绝缘图案的顶表面上的第二绝缘图案。第二绝缘图案。第二绝缘图案。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求2021年4月28日向韩国知识产权局递交的韩国专利申请No.10
‑
2021
‑
0055093的优先权，其公开内容通过引用全部合并于此。


[0003]实施例涉及一种半导体器件，更具体地，涉及一种包括着接焊盘的侧壁上的绝缘结构在内的半导体器件。

技术介绍

[0004]半导体器件由于其尺寸小、多功能性特征和/或制造成本低而广泛用于电子工业。半导体器件可以分类为用于存储逻辑数据的半导体存储器件、用于处理逻辑数据的半导体逻辑器件、以及兼具半导体存储器件的功能和半导体逻辑器件的功能的混合半导体器件。

技术实现思路

[0005]在一方面，一种半导体器件可以包括在衬底上沿第一方向延伸的位线、在位线中的彼此相邻的两条位线之间与衬底连接的下接触部、下接触部上的着接焊盘、以及围绕着接焊盘的侧壁的绝缘结构。绝缘结构可以包括顶表面位于比着接焊盘的顶表面低的水平处的第一绝缘图案和在第一绝缘图案的顶表面上的第二绝缘图案。
[0006]在一方面，一种半导体器件可以包括：衬底，该衬底包括有源区和限定有源区的器件隔离层；字线，与有源区交叉并沿第一方向延伸；位线结构，在字线上沿与第一方向垂直的第二方向延伸；间隔物结构，在位线结构的侧壁上；下接触部，设置在间隔物结构之间并连接到有源区；着接焊盘，设置在下接触部上并延伸到位线结构的顶表面上，所述接焊盘包括接焊盘金属图案以及接焊盘金属图案与下接触部之间的阻挡层；绝缘结构，围绕接焊盘的侧壁，所述绝缘结构包括第一绝缘图案、第一绝缘图案上的第二绝缘图案、以及在第一绝缘图案和着接焊盘的侧壁之间界面层；上电极，在着接焊盘的顶表面上；以及上绝缘层，在第二绝缘图案上。第一绝缘图案的顶表面可以位于比着接焊盘的顶表面低的水平处。
[0007]在一方面，一种半导体器件可以包括：衬底上的栅极堆叠物，所述栅极堆叠物包括栅电极和栅电极上的栅极封盖图案；栅极间隔物结构，在栅极堆叠物的侧壁上；层间绝缘层，在栅极堆叠物的顶表面和栅极间隔物结构的顶表面上；外围电路布线，在层间绝缘层的顶表面上；第一布线绝缘图案，与栅电极竖直重叠并填充外围电路布线之间的沟槽下部分；以及第二布线绝缘图案，从外围电路布线的顶表面延伸到沟槽中。第一布线绝缘图案的底端可以位于比层间绝缘层的顶表面低的水平处。
附图说明
[0008]通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得显而易见，在附图中：
[0009]图1是根据一些实施例的半导体器件的一部分的示意性平面图。
[0010]图2是根据一些实施例的半导体器件的一部分的平面图。
[0011]图3是沿图2的线A
‑
A
’
和B
‑
B
’
截取的截面图。
[0012]图4是图3的“A”部分的放大截面图。
[0013]图5是与图3的第一水平LV1相对应的水平截面图，其示出了根据一些实施例的半导体器件的单元区的一部分。
[0014]图6是沿图2的线C
‑
C
′
截取的截面图。
[0015]图7是图3的部分“B”的放大截面图。
[0016]图8A和图8B是与图3的部分“A”相对应的放大截面图，其示出了根据一些实施例的半导体器件。
[0017]图9A至图9D是与图6的部分“B”相对应的放大截面图，其示出了根据一些实施例的半导体器件。
[0018]图10A和图10B是与图2的线C
‑
C
′
相对应的截面图，其示出了根据一些实施例的半导体器件。
[0019]图11A至图11P是与图2的线A
‑
A
’
和C
‑
C
’
相对应的截面图，其示出了根据一些实施例的制造半导体器件的方法中的阶段。
[0020]图12A至图12F是与图2的线A
‑
A
’
和C
‑
C
’
相对应的截面图，其示出了根据一些实施例的制造半导体器件的方法中的阶段。
具体实施方式
[0021]图1是根据一些实施例的半导体器件的示意性平面图。
[0022]参考图1，根据一些实施例的半导体器件可以包括其上形成有单元区MCR和外围区PCR的衬底100。单元区MCR可以包括存储单元。单元区MCR可以包括易失性存储器件的存储单元或非易失性存储器件的存储单元中的至少一种。在一些实施例中，单元区MCR可以包括动态随机存取存储器(DRAM)器件的存储单元。单元区MCR可以包括用于存储数据的多个单位存储单元。每个单位存储单元可以包括至少一个晶体管和至少一个电容器。
[0023]外围区PCR可以被设置为与单元区MCR相邻。外围区PCR可以设置在单元区MCR的一侧或多侧。例如，当在平面图中观察时，外围区PCR可以围绕例如单元区MCR的整个周边。用于将单元区MCR与外围区PCR隔离的器件隔离层可以设置在单元区MCR和外围区PCR之间。
[0024]外围区PCR可以包括用于驱动单元区MCR的电路。在一些实施例中，外围区PCR可以包括DRAM器件的核心区。核心区可以包括例如读出放大器和写驱动器。在一些实施例中，外围区PCR可以包括DRAM器件的外围电路区。外围电路区可以包括例如行解码器和列解码器。
[0025]图2是部分示出了根据一些实施例的半导体器件的单元区和外围区的平面图。图3是沿图2的线A
‑
A
’
和B
‑
B
’
截取的截面图。图4是图3的“A”部分的放大截面图。
[0026]参考图2和图3，限定第一有源区A1的器件隔离层101可以设置在单元区MCR的衬底100中。例如，衬底100可以是包括硅、锗或硅
‑
锗在内的半导体衬底。
[0027]第一有源区A1可以设置在衬底100的上部分中。第一有源区A1可以是对衬底100执行图案化工艺之后保留在衬底100的上部分中的部分。当在平面图中观察时，第一有源区A1中的每一个可以具有矩形形状(或条形形状)。第一有源区A1可以沿第一方向D1和第二方向
D2二维布置。第一有源区A1中的每一个可以具有与第一方向D1和第二方向D2的对角线方向平行的长轴。第一有源区A1中的每一个的宽度可以随着距衬底100的底表面的高度增加而减小。换言之，第一有源区A1中的每一个的宽度可以朝着与衬底100的顶表面垂直的方向(即，第三方向D3)减小。
[0028]字线WL可以设置在衬底100中。字线WL可以沿第二方向D2延伸，以与第一有源区A1和器件隔离层101相交。字线WL可以例如沿第一方向D1彼此间隔开布置。栅极绝缘层103可以设置在衬底100和字线WL之间。
[0029]例如，栅极凹槽区102可以形成在第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：位线，在衬底上沿第一方向延伸；下接触部，在所述位线中的相邻两条位线之间与所述衬底连接；着接焊盘，在所述下接触部上；以及绝缘结构，围绕所述着接焊盘的侧壁，所述绝缘结构包括：第一绝缘图案，具有水平比所述着接焊盘的顶表面低的顶表面，以及第二绝缘图案，在所述第一绝缘图案的顶表面上。2.根据权利要求1所述的半导体器件，其中，所述第一绝缘图案的氢浓度高于所述第二绝缘图案的氢浓度。3.根据权利要求1所述的半导体器件，其中，所述绝缘结构还包括所述着接焊盘的侧壁与所述第一绝缘图案之间的界面层，所述界面层的氧浓度低于所述第一绝缘图案的氧浓度。4.根据权利要求1所述的半导体器件，其中，所述第一绝缘图案的厚度大于所述第二绝缘图案的厚度。5.根据权利要求1所述的半导体器件，还包括所述第二绝缘图案的顶表面上的上绝缘层，所述上绝缘层的底端在比所述着接焊盘的顶表面低的水平处。6.根据权利要求1所述的半导体器件，其中，所述第二绝缘图案的氧浓度低于所述第一绝缘图案的氧浓度。7.根据权利要求1所述的半导体器件，还包括所述位线中的所述相邻两条位线之一上的位线封盖图案，所述第二绝缘图案的底端在比所述位线封盖图案的顶端低的水平处。8.根据权利要求1所述的半导体器件，还包括所述位线中的所述相邻两条位线之一上的位线封盖图案，所述第一绝缘图案的底端在比所述位线封盖图案的底端高的水平处。9.根据权利要求1所述的半导体器件，其中，所述第一绝缘图案在比所述第二绝缘图案的底表面低的水平处具有气隙。10.根据权利要求1所述的半导体器件，其中，所述绝缘结构还包括所述着接焊盘的侧壁与所述第一绝缘图案之间的界面层，所述界面层的顶表面与所述第二绝缘图案的顶面共面。11.一种半导体器件，包括：衬底，包括有源区和限定所述有源区的器件隔离层；字线，与所述有源区相交，所述字线沿第一方向延伸；位线结构，在所述字线上，所述位线结构沿与所述第一方向垂直的第二方向延伸；间隔物结构，在所述位线结构的侧壁上；下接触部，在所述间隔物结构之间，所述下接触部与所述有源区中的相应一个连接；着接焊盘，在所述下接触部上，并延伸...

【专利技术属性】
技术研发人员：李泓濬，柳璟善，李东俊，李进成，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：