本发明专利技术提供的NOR闪存阵列中，每个存储单元包括依次串联连接的源线选择管和n个存储管，源线选择管的源极作为存储单元的总源极端，每个存储单元中的源线选择管和n个存储管沿列方向排布，而同一行上各个存储单元中的源线选择管沿行方向排布；每条位线连接同一列上各个存储单元的总漏极端；每条共同源线连接同一行上各个存储单元的总源极端；每条字线连接同一行上各个存储单元中串接位置相同的存储管的栅极；每条源线选择线连接同一行上各个存储单元中源线选择管的栅极。如此，n个存储单元可以共用一个源线选择管，有助于提高NOR闪存阵列的存储密度。本发明专利技术还提供上述NOR闪存阵列的数据写入方法、数据读取方法和数据擦除方法。法。法。
【技术实现步骤摘要】
NOR闪存阵列及其数据写入方法、读取方法及擦除方法
[0001]本专利技术涉及闪存
，特别涉及一种NOR闪存阵列及数据写入方法、数据读取方法及数据擦除方法。
技术介绍
[0002]闪存(FlashMemory)是一种非易失性(或非挥发性，Nonvolatile)的半导体存储芯片，其在断电情况下仍能保持所存储的数据信息。而且，闪存具有体积小、功耗低、不易受物理破坏的优点，因而得到了广泛的应用。
[0003]现有的NOR闪存阵列中，例如1T(1Transistor)、2T(2Transistor)或是分离栅(Split Gate)NOR闪存存储阵列(MemoryArray)，同一列上的多个存储单元(Cell)均与同一条位线连接，并且，这些连接同一条位线(Bit line)的存储单元为并联关系，当某个字线(Word line)被选中后，就可以对连接该字线的各个存储单元进行读取操作，具有较高的读取速率。
[0004]图1为现有的一种2TNOR闪存阵列的架构图。如图1所示，该2TNOR闪存阵列中，每个存储单元10包括一个存储管101和一个源线选择管102。具体的，存储管101的漏极连接至位线(Bite line，BL)，而源极与源线选择管102的漏极连接，源线选择管102的源极连接至共同源线(Common Source Line，CSL)。此外，该闪存阵列中，处于同一行的多个存储管101的栅极连接同一条字线(Word Line，WL)，而处于同一行的多个源线选择管102的栅极连接同一条源线选择线(Sourceline Selected Line，SSL)。可以看出，同一列上的各个存储管101(相对位线)以并联架构连接。
[0005]但是，如图1所示的这种并联架构中，同一列的每个存储管101均并联到同一条位线上，使得NOR闪存阵列中位线的连接和金属走线占用面积较大，降低了NOR闪存阵列的存储密度。而且，该NOR闪存阵列中，每个存储管101均配置了一个独立的源线选择管102，导致存储单元10占用的面积较大，降低了NOR闪存阵列的存储密度，提高了单元存储容量的成本。
技术实现思路
[0006]本专利技术提供一种NOR闪存阵列，可以提高NOR闪存阵列的存储密度，降低单元存储容量的成本。本专利技术另外提供所述NOR闪存阵列的数据写入方法、数据读取方法及数据擦除方法。
[0007]为了实现上述目的，本专利技术提供一种NOR闪存阵列。所述NOR闪存阵列包括：
[0008]行列排布的多个存储单元，每个所述存储单元包括依次串联连接的源线选择管和n个存储管，并且具有总源极端和总漏极端，所述源线选择管的源极作为所述存储单元的总源极端，每个所述存储单元中的源线选择管和n个存储管沿列方向排布，而同一行上各个存储单元中的源线选择管沿行方向排布，n大于等于2；
[0009]多条位线，每条所述位线沿列方向延伸，并且连接同一列上各个存储单元的总漏
极端；
[0010]多条共同源线，每条所述共同源线沿行方向延伸，并且连接同一行上各个存储单元的总源极端；
[0011]多条字线，每条所述字线沿行方向延伸，且连接同一行上各个存储单元中串接位置相同的存储管的栅极；
[0012]多条源线选择线，每条所述源线选择线沿行方向延伸，并且连接同一行上各个存储单元中源线选择管的栅极。
[0013]可选的，每个所述存储单元还包括一位线选择管，所述位线选择管的源极与所述n个存储管中未与其它存储管连接的漏极连接，所述位线选择管的漏极为所述存储单元的总漏极端。
[0014]可选的，所述NOR闪存阵列还包括多条位线选择线，每条所述位线选择线沿行方向延伸，并且连接同一行上各个存储单元中位线选择管的栅极。
[0015]可选的，所述行列排布的多个存储单元设置于衬底上的同一注入阱表面。
[0016]可选的，所述NOR闪存阵列的数据写入、数据读取和数据擦除操作均以页为单位，连接同一条字线的所有存储管位于同一页，一页对应一条所述字线；其中，所述NOR闪存阵列能够选择任一页地址并对所述页地址对应的存储管进行数据写入、数据读取和数据擦除。
[0017]可选的，同一个所述存储单元相邻的两个存储管中，一个所述存储管的源极和另一个所述存储管的漏极直接相接。
[0018]可选的，所述注入阱为P型，所述存储单元、所述源线选择管和所述位线选择管均为N型。
[0019]可选的，所述注入阱为N型，所述存储单元、所述源线选择管和所述位线选择管均为P型。
[0020]可选的，至少部分行的所述存储单元中，每两行所述存储单元的源线选择管相邻，并且总源极端连接同一条共同源线。
[0021]本专利技术还提供上述NOR闪存阵列的数据写入方法，所述数据写入方法包括：
[0022]对所述注入阱施加第一负电压；
[0023]对于需写入的存储管所在的存储单元及与所述需写入的存储管所在的存储单元同行的存储单元，对应的位线选择线上施加大于零且小于电源电压的电压，对应的源线选择线上施加第一负电压，所述需写入的存储管连接的位线上施加第一负电压，无需写入的存储管连接的位线上施加抑制电压，所述抑制电压大于零且小于等于电源电压，对应的共同源线上施加第二负电压，所述第二负电压大于所述第一负电压且小于零，所述需写入的存储管连接的字线上施加第一正电压，所述无需写入的存储管连接的字线上施加开启电压，所述开启电压小于所述第一正电压且使得所述未选中存储单元处于开启状态；
[0024]对于与所述需写入的存储管所在的存储单元不同行的其它存储单元，对应的位线选择线、字线以及源线选择线上均施加第一负电压。
[0025]可选的，通过调整所述开启电压的大小，调制所述需写入的存储管的沟道电流的大小。
[0026]本专利技术还提供上述NOR闪存阵列的数据读取方法，所述数据读取方法包括：
[0027]对所述注入阱和所述共同源线均施加零伏电压；
[0028]对于需读取的存储管所在的存储单元及与所述需读取的存储管所在的存储单元同行的存储单元，对应的所述位线选择线和所述源线选择线上均施加第二正电压，所述需读取的存储管连接的字线上施加零伏电压，无需读取的存储管连接的字线上施加第三正电压，以使得所述无需读取的存储管处于开启状态，所述需读取的存储管连接的位线上施加第四正电压，所述无需读取的存储管连接的位线上施加零伏电压；
[0029]对于与所述需读取的存储管所在的存储单元不同行的其它存储单元，对应的位线选择线、源线选择线和字线上均施加零伏电压。
[0030]可选的，通过调整所述第三正电压的大小，调制所述需读取的存储管的沟道电流的大小。
[0031]本专利技术还提供上述NOR闪存阵列的数据擦除方法，所述数据擦除方法包括：对所述注入阱施加正电压，所有的所述位线选择线和所述源线选择线上均施加电源电压，所述共同源线和所有的位线上施加正电压或悬置，需擦除的存储管连接的字线施加负电压，无需擦除的存储管连接的字线施加正电压本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种NOR闪存阵列，其特征在于，包括：行列排布的多个存储单元，每个所述存储单元包括依次串联连接的源线选择管和n个存储管，并且具有总源极端和总漏极端，所述源线选择管的源极作为所述存储单元的总源极端，每个所述存储单元中的源线选择管和n个存储管沿列方向排布，而同一行上各个存储单元中的源线选择管沿行方向排布，n大于等于2；多条位线，每条所述位线沿列方向延伸，并且连接同一列上各个存储单元的总漏极端；多条共同源线，每条所述共同源线沿行方向延伸，并且连接同一行上各个存储单元的总源极端；多条字线，每条所述字线沿行方向延伸，且连接同一行上各个存储单元中串接位置相同的存储管的栅极；多条源线选择线，每条所述源线选择线沿行方向延伸，并且连接同一行上各个存储单元中源线选择管的栅极。2.如权利要求1所述的NOR闪存阵列，其特征在于，每个所述存储单元还包括一位线选择管，所述位线选择管的源极与所述n个存储管中未与其它存储管连接的漏极连接，所述位线选择管的漏极为所述存储单元的总漏极端。3.如权利要求2所述的NOR闪存阵列，其特征在于，还包括：多条位线选择线，每条所述位线选择线沿行方向延伸，并且连接同一行上各个存储单元中位线选择管的栅极。4.如权利要求3所述的NOR闪存阵列，其特征在于，所述行列排布的多个存储单元设置于衬底上的同一注入阱表面。5.如权利要求1所述的NOR闪存阵列，其特征在于，所述NOR闪存阵列的数据写入、数据读取和数据擦除操作均以页为单位，连接同一条字线的所有存储管位于同一页，一页对应一条所述字线；其中，所述NOR闪存阵列能够选择任一页地址并对所述页地址对应的存储管进行数据写入、数据读取和数据擦除。6.如权利要求1所述的NOR闪存阵列，其特征在于，同一个所述存储单元相邻的两个存储管中，一个所述存储管的源极和另一个所述存储管的漏极直接相接。7.如权利要求1所述的NOR闪存阵列，其特征在于，所述注入阱为P型，所述存储单元、所述源线选择管和所述位线选择管均为N型。8.如权利要求1所述的NOR闪存阵列，其特征在于，所述注入阱为N型，所述存储单元、所述源线选择管和所述位线选择管均为P型。9.如权利要求1所述的NOR闪存阵列，其特征在于，至少部分行的所述存储单元中，每两行所述存储单元的源线选择管相邻，并且...
【专利技术属性】
技术研发人员：金波，禹小军，
申请(专利权)人：杭州领开半导体技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。