半导体装置制造方法及图纸

一种半导体装置包括半导体鳍、半导体衬垫以及浅沟槽隔离区域。半导体鳍自基板延伸，半导体鳍包括第一部分以及第二部分，第二部分位于第一部分下方。半导体衬垫位于半导体鳍的第二部分的多个侧壁上。浅沟槽隔离区域邻近于半导体鳍，其中浅沟槽隔离区域的最顶点所处的平面位于半导体衬垫的最顶表面所处的平面与半导体鳍的第一部分的最底表面所处的平面之间。导体鳍的第一部分的最底表面所处的平面之间。导体鳍的第一部分的最底表面所处的平面之间。

【技术实现步骤摘要】
半导体装置


[0001]本揭示内容是关于一种半导体装置。

技术介绍

[0002]随着消费装置因应消费者需求而变得越来越小，这些装置的各个元件的尺寸也必然会缩小。半导体装置是手机、平板计算机等装置的主要组成部分，它受到需越来越小的压力，半导体装置内的单个装置(如晶体管、光阻器、电容器等)也面临相应的压力，尺寸需要被缩小。
[0003]半导体装置制造过程中使用的一种致能技术(enabling technology)是使用微半导体装置用于例如个人计算机、手机、数字相机及其他电子装置的各种电子设备中。半导体装置的制造通常通过将绝缘或介电层、导电层及半导体材料层接续沉积于半导体基板上方并使用微影技术来图案化各种材料层以形成电路组件及元件。
[0004]半导体行业通过持续减小最小特征尺寸来持续提高各种电子组件(例如晶体管、二极管、电阻器、电容器等)的整合密度，使更多组件可整合至给定区域中。然而随着最小特征尺寸的减小，出现了应解决的问题。
[0005]由于鳍式场效晶体管(fin field
‑
effect transistor，FinFET)的较小尺寸及高效能，FinFET愈来愈多地用于集成电路的制造中。全应变通道(fully strained channel)可进一步提高FinFET效能，但其架构亦可能产生问题需要解决。

技术实现思路

[0006]本揭示内容提供一种半导体装置，半导体装置包括半导体鳍、半导体衬垫以及浅沟槽隔离区域。半导体鳍自基板延伸，半导体鳍包括第一部分以及第二部分，第二部分位于第一部分下方。半导体衬垫位于半导体鳍的第二部分的多个侧壁上。浅沟槽隔离区域邻近于半导体鳍，其中浅沟槽隔离区域的最顶点所处的平面位于半导体衬垫的最顶表面所处的平面与半导体鳍的第一部分的最底表面所处的平面之间。
[0007]在本揭示内容的一实施例中，其中该半导体鳍的该第二部分的一第一宽度、该半导体衬垫在该半导体鳍的该第二部分的一第一侧壁上的一第二宽度及该半导体衬垫在该半导体鳍的该第二部分的一第二侧壁上的一第三宽度的一总和介于6nm至15nm的一范围内。
[0008]在本揭示内容的一实施例中，其中该半导体鳍的该第二部分的该第一宽度大于该半导体鳍的该第一部分的一第四宽度。
[0009]在本揭示内容的一实施例中，其中该浅沟槽隔离区域接近于该半导体衬垫的一侧壁的一第一高度大于该浅沟槽隔离区域远离于该半导体衬垫的该侧壁的一第二高度。
[0010]在本揭示内容的一实施例中，其中该浅沟槽隔离区域的该最顶点及该浅沟槽隔离区域的一最底表面实体接触该半导体衬垫。
[0011]在本揭示内容的一实施例中，其中该半导体衬垫包括介于0.5nm至5nm的一范围内
的一厚度。
[0012]本揭示内容提供一种半导体装置，半导体装置包括半导体鳍以及半导体衬垫。半导体鳍自基板延伸，半导体鳍包括第一部分以及第二部分，第二部分位于第一部分下方。以及半导体衬垫位于半导体鳍的第二部分的多个侧壁上，其中半导体衬垫包括介于0.5nm至5nm的范围内的第一厚度。
[0013]在本揭示内容的一实施例中，半导体装置还包括一栅极堆叠体在该半导体鳍的多个侧壁及一顶表面上，其中该栅极堆叠体与该半导体衬垫实体接触。
[0014]本揭示内容提供一种半导体装置，半导体装置包括半导体鳍、半导体衬垫以及浅沟槽隔离区域。半导体鳍自基板延伸，半导体鳍包括第一部分以及第二部分，第二部分位于第一部分下方。半导体衬垫位于半导体鳍的第二部分的多个侧壁上。以及浅沟槽隔离区域的最顶点及浅沟槽隔离区域的最底表面实体接触半导体衬垫。
[0015]在本揭示内容的一实施例中，其中该半导体衬垫包括一硅层，该硅层在其于一横截面图中的一最薄点处具有介于0.5nm至5nm的一范围内的一最小厚度。
附图说明
[0016]阅读以下详细描述时结合附图可最佳地理解本揭露的各个态样。应注意，根据业界的标准做法，各种特征未按比例绘制。实际上，各种特征尺寸为了使论述更清晰可任意增大或减小。
[0017]图1根据一些实施例在三维视图中说明FinFET的示例；
[0018]图2至图8A为根据一些实施例制造FinFET的中间阶段的横截面图；
[0019]图8B根据一些实施例示出半导体衬垫的最小厚度相对于锗浓度变化的曲线图；
[0020]图9至图12B为根据一些实施例制造FinFET的中间阶段的横截面图；
[0021]图12C根据一些实施例示出最小鳍宽度相对于锗浓度变化的曲线图；
[0022]图13A至图22B为根据一些实施例制造FinFET的中间阶段的横截面图。
[0023]【符号说明】
[0024]100:基板
[0025]100A:第一区域
[0026]100B:第二区域
[0027]102:n井区域
[0028]104:p井区域
[0029]106:第一磊晶层
[0030]108、132:遮罩层
[0031]110:图案化光阻剂
[0032]112:第一开口
[0033]114:第二磊晶层
[0034]116:半导体鳍
[0035]116A:第一半导体鳍
[0036]116B:第二半导体鳍
[0037]118:衬垫
[0038]120:介电材料
[0039]121:区域
[0040]124:隔离区域
[0041]128:虚拟介电层
[0042]130:虚拟栅极层
[0043]131:虚拟栅极
[0044]133:遮罩
[0045]134:栅极密封间隙物
[0046]136:栅极间隙物
[0047]138:源极/漏极区域
[0048]140:第一层间介电质
[0049]142:凹槽
[0050]144:栅极介电层
[0051]146:栅极电极
[0052]147:功函数层
[0053]148:填充材料
[0054]150:第二层间介电质
[0055]152:栅极接触
[0056]154:源极/漏极接触
[0057]A
‑
A、B
‑
B、C
‑
C:横截面
[0058]H1、H2、H3、H4:高度
[0059]T1:最小厚度
[0060]T2:厚度
[0061]W1:第一宽度
[0062]W2:第二宽度
[0063]W3:最小鳍宽度
[0064]W4:第四宽度
[0065]W5:第五宽度
具体实施方式
[0066]以下揭示内容提供许多不同实施例或示例，用于实施本揭露的不同特征。下文描述组件及配置的具体示例是为了简化本揭露。当然，这些仅仅为示例且不意欲作为限制。举例而言，在以下描述中，在第二本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：一半导体鳍，自一基板延伸，该半导体鳍包括：一第一部分；以及一第二部分，位于该第一部分下方；一半导体衬垫，位于该半导体鳍的该第二部分的多个侧壁上；以及一浅沟槽隔离区域，邻近于该半导体鳍，其中该浅沟槽隔离区域的一最顶点所处的一平面位于该半导体衬垫的一最顶表面所处的一平面与该半导体鳍的该第一部分的一最底表面所处的一平面之间。2.如权利要求1所述的半导体装置，其特征在于，其中该半导体鳍的该第二部分的一第一宽度、该半导体衬垫在该半导体鳍的该第二部分的一第一侧壁上的一第二宽度及该半导体衬垫在该半导体鳍的该第二部分的一第二侧壁上的一第三宽度的一总和介于6nm至15nm的一范围内。3.如权利要求2所述的半导体装置，其特征在于，其中该半导体鳍的该第二部分的该第一宽度大于该半导体鳍的该第一部分的一第四宽度。4.如权利要求1所述的半导体装置，其特征在于，其中该浅沟槽隔离区域接近于该半导体衬垫的一侧壁的一第一高度大于该浅沟槽隔离区域远离于该半导体衬垫的该侧壁的一第二高度。5.如权利要求1所述的半导体装置，其特征在于，其中该浅沟槽隔离区域的该最顶点及该浅沟槽隔离区域的一...

【专利技术属性】
技术研发人员：李益诚，梁品筑，马大钧，郑培仁，杨育佳，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：新型
国别省市：