芯片封装结构及其制造方法技术

一种芯片封装结构及其制造方法。芯片封装结构包括相邻的第一及第二半导体裸片，接合于中介基底上。芯片封装结构也包括一绝缘层，形成于中介基底上。绝缘层具有一第一部环绕第一及第二半导体裸片及一第二部延伸于第一半导体裸片的一第一侧壁与第二半导体裸片的一第二侧壁之间，并延伸于中介基底与第一及第二半导体裸片之间。第一侧壁的一顶端到第二侧壁的一顶端的一横向距离大于第一侧壁的一底端到第二侧壁的一底端的一横向距离。第二侧壁的一底端的一横向距离。第二侧壁的一底端的一横向距离。

【技术实现步骤摘要】
芯片封装结构及其制造方法


[0001]本专利技术实施例涉及一种半导体技术，尤其涉及一种芯片封装结构及其制造方法。

技术介绍

[0002]半导体装置及集成电路通常制造于单一个半导体晶片上。晶片的半导体裸片可与其他半导体装置或裸片进行晶片级的制造及封装，而各种晶片级封装技术也已开发出。
[0003]那些单独的半导体裸片通过沿着半导体晶片的切割道切割集成电路而形成。然后，各个半导体裸片进行单独包装。半导体产业通过不断减少最小特征尺寸部件，使更多的部件被集积于一个给定的区域内，进而不断提高各种电子部件(例如，晶体管、二极管、电阻、电容等)的集积密度。
[0004]在集成电路的封装中，半导体裸片可与其他封装部件(例如，中介基底及封装基底)进行堆叠及接合。然而，由于半导体裸片的特征尺寸部件不断减小，用于承载半导体裸片的封装部件(例如，中介基底)的特征尺寸部件也随之减小。因此，如何形成可靠的芯片封装成为一项挑战。

技术实现思路

[0005]在一些实施例中，一种芯片封装结构包括：一中介基底；一第一半导体裸片及相邻的一第二半导体裸片，接合于中介基底上；以及一绝缘层，形成于中介基底上，具有一第一部环绕第一及第二半导体裸片，且具有一第二部延伸于第一半导体裸片的一第一侧壁与第二半导体裸片的一第二侧壁之间，并延伸于中介基底与第一及第二半导体裸片之间；其中从第一侧壁的一顶端到第二侧壁的一顶端的一横向距离大于从第一侧壁的一底端到第二侧壁的一底端的一横向距离。
[0006]在一些实施例中，一种芯片封装结构包括：一有机基底，具有一重布线层结构；一第一半导体裸片及一第二半导体裸片，并排排列于有机基底上，且与重布线层结构电性连接；一底胶材料层，形成于第一半导体裸片与第二半导体裸片之间，并且具有面向第一半导体裸片的一第一侧壁及与第一侧壁相对并面向第二半导体裸片的一第二侧壁；其中由第一及第二侧壁定义出的底胶材料层的一顶部宽度大于由第一及第二侧壁定义出的底胶材料层的一底部宽度，且其中第一侧壁的一上部具有渐细、凹面或凸面轮廓。
[0007]在一些实施例中，一种芯片封装结构的制造方法包括：接合多个连接器于一半导体晶片的一前表面上；从半导体晶片的一背表面切割半导体晶片，以形成多个半导体裸片；将半导体裸片中的一第一半导体裸片及一第二半导体裸片组装于一中介基底上，其中第一半导体裸片的一第一侧壁面向第二半导体裸片的一第二侧壁，而第一侧壁及第二侧壁的上部具有渐细、凹面或凸面轮廓，以定义出一顶部裸片对裸片距离及小于顶部裸片对裸片距离的一底部裸片对裸片距离；以及形成一封胶层于中介基底上，以覆盖第一半导体裸片及第二半导体裸片。
附图说明
[0008]图1A
‑
图1E示出根据一些实施例的用于制造芯片封装结构的工艺于各阶段的剖面示意图。
[0009]图1E
‑
1示出根据一些实施例的芯片封装结构的剖面示意图。
[0010]图2示出根据一些实施例的芯片封装结构的剖面示意图。
[0011]图3示出根据一些实施例的芯片封装结构的剖面示意图。
[0012]图4示出根据一些实施例的芯片封装结构的剖面示意图。
[0013]图5示出根据一些实施例的芯片封装结构的剖面示意图。
[0014]图6示出根据一些实施例的芯片封装结构的剖面示意图。
[0015]图7示出根据一些实施例的半导体裸片于芯片封装结构中的排置的平面示意图。
[0016]图8示出根据一些实施例的半导体裸片于芯片封装结构中的排置的平面示意图。
[0017]图9示出根据一些实施例的半导体裸片于芯片封装结构中的排置的平面示意图。
[0018]图10示出根据一些实施例的芯片封装结构的剖面示意图。
[0019]图11示出根据一些实施例的半导体裸片于芯片封装结构中的排置的平面示意图。
[0020]图12示出根据一些实施例的半导体裸片于芯片封装结构中的排置的平面示意图。
[0021]图13示出半导体裸片于芯片封装结构中的排置的平面示意图。
[0022]附图标记如下：
[0023]10,10a,20,30,30a,40,40a,50:芯片封装结构
[0024]100:(半导体)芯片/裸片；第一半导体裸片
[0025]100a:前表面
[0026]100b:背表面
[0027]100S:半导体基底
[0028]100
‑
1,150
‑
1:第一半导体裸片
[0029]100
‑
2,150
‑
2,200:第二半导体裸片
[0030]100
‑
3,150
‑
3:第三半导体裸片
[0031]100
‑
4:第四半导体裸片
[0032]101,101
’
:渐细侧壁
[0033]101
‑
1,101
‑
3:第一侧壁
[0034]101
‑
2,101
‑
4:第二侧壁
[0035]101
‑
5:第三渐细侧壁
[0036]102:导电接垫
[0037]103:导电柱体
[0038]104,122:钝化护层
[0039]105,124:电连接器
[0040]106:凸块结构
[0041]119:基体层
[0042]120:中介基底
[0043]121:重布线层(RDL)结构
[0044]130:第二部
[0045]130a:第一侧壁
[0046]130b:第二侧壁
[0047]140:第一部
[0048]201,301,401:侧壁
[0049]201a,301a,401a:上部
[0050]201b,301b,401b:下部
[0051]1000:半导体晶片
[0052]1100:载体
[0053]1200:刀片
[0054]Db:底部裸片对裸片距离
[0055]Dt:顶部裸片对裸片距离
[0056]W1:中心的厚度或宽度
[0057]W2:边缘的厚度或宽度
具体实施方式
[0058]以下的公开内容提供许多不同的实施例或范例，以实施本专利技术的不同特征部件。而以下的公开内容为叙述各个部件及其排列方式的特定范例，以求简化本公开内容。当然，这些仅为范例说明并非用以限定本专利技术。举例来说，若为以下的公开内容叙述了将一第一特征部件形成于一第二特征部件之上或上方，即表示其包含了所形成的上述第一特征部件与上述第二特征部件为直接接触的实施例，亦包含了还可将附加的特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与上述第二特征部件可能未直接接触的实施例。
[0059]再者，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装结构，包括：一中介基底；一第一半导体裸片及相邻的一第二半导体裸片，接合于该中介基底上；以及一绝缘层，形成于该中介基底上，具有一第一部环绕该第一及该第二半导体裸片，且具有一第二部延伸于该第一半导体裸片的一第一侧壁与该第二半导体裸片的一第二侧壁之间，并延伸于该中介基底与该第一及该第二半导体裸片之间；其中从该第一侧壁的一顶端到该第二侧壁的一顶端的一横向距离大于从该第一侧壁的一底端到该第二侧壁的一底端的一横向距离。2.如权利要求1所述的芯片封装结构，其中该第一侧壁及该第二侧壁的至少一个具有渐细、凹面或凸面轮廓。3.如权利要求1所述的芯片封装结构，其中该第一侧壁与该第二侧壁的至少一个具有渐细、凹面或凸面轮廓，而另一个具有垂直轮廓。4.如权利要求1所述的芯片封装结构，其中该第一侧壁与该第二侧壁的至少一个包括具有渐细、凹面或凸面轮廓的一上部以及具有垂直轮廓的一下部。5.如权利要求1所述的芯片封装结构，其中该第一半导体裸片及该第二半导体裸片为同质性裸片。6.如权利要求1所述的芯片封装结构，其中该第一半导体裸片及该第二半导体裸片为异质性裸片。7.一种芯片封装结构，包括：一有机基底，具有一重布线层结构；一第一半导体裸片及一第二半导体裸片，并排排列于该有机基底上，且与该重布线层结构电性连接；一底胶材料层，形成于该第一半导体裸片与该第二半导体裸片之间，并且具有面向该第一半导体裸片的一第一侧壁及与该第一侧壁相对并面向该...

【专利技术属性】
技术研发人员：汪金华，郑心圃，林柏尧，赖柏辰，叶书伸，游明志，林昱圣，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：