本发明专利技术提供一种电源钳位保护电路、芯片及双重钳位保护方法，所述电源钳位保护电路应用于一电路系统中，对所述电路系统的电源电压进行监测，包括：过载保护模块，用于通过所述电源电压判定所述电路系统发生电过载时，输出过载保护信号；静电保护模块，用于通过所述电源电压判定所述电路系统存在静电时，输出静电保护信号；通断模块，用于根据所述过载保护信号导通所述泄放通路，对过载电流进行泄放；以及根据所述静电保护信号导通所述泄放通路，对静电电流进行泄放。本发明专利技术针对静电及过载利用同一通断器件提供同一泄放通路，实现静电和电过载的双重保护的同时，可以节省芯片面积，降低漏电流，进而提升电路系统的待机时间。进而提升电路系统的待机时间。进而提升电路系统的待机时间。
【技术实现步骤摘要】
电源钳位保护电路、芯片及双重钳位保护方法
[0001]本专利技术属于集成电路设计的
，特别是涉及一种电源钳位保护电路、芯片及双重钳位保护方法。
技术介绍
[0002]静电(Electrical Static Discharge，ESD)和电过载(Electrical Over Stress，EOS)是集成电路可靠性要求里非常重要的两个部分，但它们的产生机制和原理有着很大的区别：静电的特点是电压非常高，可以是几百至几千伏，与不同的测试方法和模型相关，峰值电流很大，为1～10安培，但持续时间很短，一般在几纳秒到几微秒，另外静电电压电流的上升时间非常快，通常在1～100纳秒，是一个瞬时发生但持续时间很短，能量很小的事件；与此相对应的是，电过载的电压通常比较低，高于集成电路的绝对最大额定值，同时其电流可以很大，为几安培，持续时间和电压上升时间也较长，通常在毫秒数量级，总之，电过载是一个发生较慢但持续时间较长的事件，通常需要集成电路承受更大的能量和热。
[0003]在集成电路中，静电保护和电过载保护通常分开实现，电过载保护的钳位电流通常由电过载检测电路和NMOS(N
‑
Metal
‑
Oxide
‑
Semiconductor，N型金属
‑
氧化物
‑
半导体)导通器件组成，检测电路在检测到电源电压发生过压时，提高NMOS管bigFET(Bipolar Isolated
‑
Gate Field Effect Transistor)的栅极电压，导通NMOS管并不断降低其输出阻抗，从而泄放过载电流，使集成电路电源和地之间的压差钳位在一个安全的范围内，保护集成电路自身不受损坏。
[0004]由于静电和电过载会产生热量，尤其是电过载事件中会产生大量的热量，为保证集成电路自身不会因为快速的升温而损坏，通常需要NMOS导通器件具有很大的宽度，以便降低电流密度，降低温升，因此集成电路需要消耗大量的面积来分别放置用于静电防护和电过载防护的NMOS导通管。同时，作为开关器件的导通管也会带来较大的漏电流，尤其在高温工作环境中，由此也降低了移动设备的待机时长。
[0005]因此，如何提供一种电源钳位保护电路、芯片及双重钳位保护方法，以解决现有技术无法在实现静电和电过载双重保护时进一步优化电路性能等缺陷，成为本领域技术人员亟待解决的技术问题。
技术实现思路
[0006]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种电源钳位保护电路、芯片及双重钳位保护方法，用于解决现有技术无法在实现静电和电过载双重保护时进一步优化电路性能的问题。
[0007]为实现上述目的及其他相关目的，本专利技术一方面提供一种电源钳位保护电路，所述电源钳位保护电路应用于一电路系统中，对所述电路系统的电源电压进行监测，利用同一泄放通路对所述电路系统进行过载保护和静电保护；所述电源钳位保护电路包括：过载保护模块，用于通过所述电源电压判定所述电路系统发生电过载时，输出过载保护信号；静
电保护模块，用于通过所述电源电压判定所述电路系统存在静电时，输出静电保护信号；通断模块，分别与所述过载保护模块和所述静电保护模块连接，用于根据所述过载保护信号导通所述泄放通路，对过载电流进行泄放；以及根据所述静电保护信号导通所述泄放通路，对静电电流进行泄放。
[0008]于本专利技术的一实施例中，所述通断模块包括开关器件；所述开关器件分别与所述过载保护模块和所述静电保护模块连接，用于根据所述过载保护信号导通过载电流的泄放通路，以及根据所述静电保护信号导通静电电流的泄放通路。
[0009]于本专利技术的一实施例中，所述过载保护模块包括过载检测单元和过载控制单元；所述过载检测单元与所述过载控制单元连接，用于向所述过载控制单元传送所检测的过载信号；所述过载控制单元用于根据所述过载信号生成所述过载保护信号，通过所述过载保护信号控制所述开关器件导通所述过载电流的泄放通路。
[0010]于本专利技术的一实施例中，所述过载检测单元包括：第一级检测子单元和第二级检测子单元；所述第一级检测子单元和所述第二级检测子单元连接，用于向所述第二级检测子单元传送所检测的过载信号；所述第二级检测子单元用于对所述过载信号进行放大。
[0011]于本专利技术的一实施例中，所述第一级检测子单元包括：第一PMOS管、第二PMOS管、第一电阻和第一电容；所述第一PMOS管的源极与电源正极连接，漏极与栅极短接，并与所述第二PMOS管的源极连接，所述第二PMOS管的漏极与栅极短接，并与所述第一电阻的一端连接，所述第一电阻的另一端与地连接；当电源电压超过所述第一PMOS管的阈值电压与所述第二PMOS管的阈值电压之和时，所述第一PMOS管和所述第二PMOS管导通，流经所述第一电阻的电流逐渐升高，直至所述第一电阻的两端电压开启所述第二级检测子单元；所述第一电容用于对所述第一电阻的两端电压进行低通滤波。
[0012]于本专利技术的一实施例中，所述第二级检测子单元包括：第二电阻和第一NMOS管；所述第二电阻的一端与电源正极连接，另一端与所述第一NMOS管的漏极连接，所述第一NMOS管的源极与地连接，所述第一NMOS管的栅极用于根据所述第一电阻的两端电压导通，使所述第二级检测子单元的输出电压降低。
[0013]于本专利技术的一实施例中，所述过载控制单元包括：第三电阻、第四电阻和第三PMOS管；所述第三电阻的一端与电源正极连接，另一端与所述第三PMOS管的源极连接，所述第三PMOS管的栅极用于接收所述第二级检测子单元的输出电压，漏极与所述开关器件的导通控制端连接；在所述第二级检测子单元的输出电压降低至所述第三PMOS管的阈值电压时，控制所述第三PMOS管导通，将所述第三PMOS管的漏极电压作为所述过载保护信号；所述过载保护信号用于控制所述开关器件导通，在电源电压与地之间形成通路，对所述过载电流进行泄放；所述第四电阻的一端与所述静电保护模块连接，另一端与地连接，用于在发生电过载时与所述第三电阻、所述第三PMOS管形成电流通路，使所述第三PMOS管的漏极电压抬升，生成所述过载保护信号。
[0014]于本专利技术的一实施例中，所述静电保护模块包括时间常数单元和反向输出单元；所述时间常数单元与所述反向输出单元连接，用于抑制所述反向输出单元的输入端电压跟随电源电压进行变化；所述反向输出单元的输出端与所述开关器件的导通控制端连接，使所述反向输出单元输出所述静电保护信号；所述静电保护信号用于控制所述开关器件导通，在电源电压与地之间形成通路，对所述静电电流进行泄放。
[0015]于本专利技术的一实施例中，所述时间常数单元包括静电保护电阻和静电保护电容；所述静电保护电阻和所述静电保护电容构成低通滤波器；所述静电保护电阻的一端与电源正极连接，另一端与所述静电保护电容的一端连接，所述静电保护电容的另一端与地连接；其中，所述静电保护电阻和所述静电保护电容的连接点作为所述时间常数单元的输出端，并与所述反向输出单元连接；所述低通滤波器本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种电源钳位保护电路，其特征在于，所述电源钳位保护电路应用于一电路系统中，对所述电路系统的电源电压进行监测，利用同一泄放通路对所述电路系统进行过载保护和静电保护；所述电源钳位保护电路包括：过载保护模块，用于通过所述电源电压判定所述电路系统发生电过载时，输出过载保护信号；静电保护模块，用于通过所述电源电压判定所述电路系统存在静电时，输出静电保护信号；通断模块，分别与所述过载保护模块和所述静电保护模块连接，用于根据所述过载保护信号导通所述泄放通路，对过载电流进行泄放；以及根据所述静电保护信号导通所述泄放通路，对静电电流进行泄放。2.根据权利要求1所述的电源钳位保护电路，其特征在于，所述通断模块包括开关器件；所述开关器件分别与所述过载保护模块和所述静电保护模块连接，用于根据所述过载保护信号导通过载电流的泄放通路，以及根据所述静电保护信号导通静电电流的泄放通路。3.根据权利要求2所述的电源钳位保护电路，其特征在于，所述过载保护模块包括过载检测单元和过载控制单元；所述过载检测单元与所述过载控制单元连接，用于向所述过载控制单元传送所检测的过载信号；所述过载控制单元用于根据所述过载信号生成所述过载保护信号，通过所述过载保护信号控制所述开关器件导通所述过载电流的泄放通路。4.根据权利要求3所述的电源钳位保护电路，其特征在于，所述过载检测单元包括：第一级检测子单元和第二级检测子单元；所述第一级检测子单元和所述第二级检测子单元连接，用于向所述第二级检测子单元传送所检测的过载信号；所述第二级检测子单元用于对所述过载信号进行放大。5.根据权利要求4所述的电源钳位保护电路，其特征在于，所述第一级检测子单元包括：第一PMOS管、第二PMOS管、第一电阻和第一电容；所述第一PMOS管的源极与电源正极连接，漏极与栅极短接，并与所述第二PMOS管的源极连接，所述第二PMOS管的漏极与栅极短接，并与所述第一电阻的一端连接，所述第一电阻的另一端与地连接；当电源电压超过所述第一PMOS管的阈值电压与所述第二PMOS管的阈值电压之和时，所述第一PMOS管和所述第二PMOS管导通，流经所述第一电阻的电流逐渐升高，直至所述第一电阻的两端电压开启所述第二级检测子单元；所述第一电容用于对所述第一电阻的两端电压进行低通滤波。6.根据权利要求5所述的电源钳位保护电路，其特征在于，所述第二级检测子单元包括：第二电阻和第一NMOS管；所述第二电阻的一端与电源正极连接，另一端与所述第一NMOS管的漏极连接，所述第一NMOS管的源极与地连接，所述第一NMOS管的栅极用于根据所述第一电阻的两端电压导
通，使所述第二级检测子单元的输出电压降低。7.根据权利要求6所述的电源钳位保护电路，其特征在于，所述过载控制单元包括：第三电阻、第四电阻和第三PMOS管；所述第三电阻的一端与电源正极连接，另一端与所述第三PMOS管的源极连接，所述第三PMOS管的栅极用于接收所述第二级检测子单元的输出电压，漏极与所述开关器件的导通控制端连接；在所述第二级检测子单元的输出电压降低至所述第三PMOS管的阈值电压时，控制所述第三PMOS管导通，将所述第三PMOS管的漏极电压...
【专利技术属性】
技术研发人员：孙春来，
申请(专利权)人：澜起科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。