一种SoC设计方法、装置和系统制造方法及图纸

本发明专利技术属于芯片设计领域，尤其涉及一种高功低耗SoC设计方法、装置和系统，方法包括设置CPU和滤波算法加速器；设置数据处理机制，以CPU执行主程序，以滤波算法加速器执行FFT算法。通过通过设置CPU能够完成复杂的主程序，通过设置滤波算法加速器能够分担FFT处理时产生的高功耗，在SoC实现高功能和低消耗之间取得平衡。平衡。平衡。

【技术实现步骤摘要】
一种SoC设计方法、装置和系统


[0001]本专利技术属于芯片设计领域，尤其涉及一种SoC设计方法、装置和系统。

技术介绍

[0002]SoC：System on Chip的缩写，称为系统级芯片，也有称片上系统，主要是将系统关键部件集成在一块芯片上，是信息系统核心的芯片集成；SoC作为一个具备完整的系统功能的微小型系统的这个特性，非常适合作为物联网设备的控制部分。
[0003]通常在SoC或者MCU中，采用超低功耗设计例如通过降低clock buffer来降低运行功耗，或者降低频率以减少clock buffer的个数，就无法满足高性能的数据处理。因为高性能的数据处理意味着高速的CPU运行频率，高速频率意味着大量的clock buffer，大量的clock buffer意味着大的功耗。
[0004]高性能的数据处理又无法满足超低功耗的特性。超低功耗设计，就意味着CPU时钟慢，插入的clock buffer少，整体运行功耗就低。高性能数据处理，因为着CPU的时钟快，插入的clock buffer多，系统功耗也会很高。这就是现在SoC设计的局限性，唯有打破现有的SoC架构设计，才能满足超低功耗与高性能的数据处理。

技术实现思路

[0005]为了解决或者改善上述问题，本专利技术提供了一种SOC设计方法、装置和系统，具体技术方案如下：本专利技术提供一种高功低耗SoC设计方法，包括：设置CPU和滤波算法加速器；设置数据处理机制，以所述CPU执行主程序，以所述滤波算法加速器执行FFT算法。
[0006]优选地，所述数据处理机制，设置为：以所述滤波算法加速器获取电能质量数据并输出第一数据，所述第一数据为经过FFT处理的所述电能质量数据；以所述CPU获取所述第一数据并通过所述主程序处理所述第一数据。
[0007]优选地，所述电能质量数据包括历史数据和当前数据；对应的，所述数据处理机制，设置为以所述滤波算法加速器获取所述电能质量数据，输出经过FFT处理的所述当前数据，过滤并反馈经过FFT处理的所述历史数据。
[0008]本专利技术提供一种高功低耗SoC设计装置，包括：硬件设计模块，用于设置CPU和滤波算法加速器；流程设计模块，用于设置数据处理机制，以所述CPU执行主程序，以所述滤波算法加速器执行FFT算法。
[0009]优选地，所述数据处理机制，设置为：以所述滤波算法加速器获取电能质量数据并输出第一数据，所述第一数据为经过FFT处理的所述电能质量数据。
[0010]优选地，所述电能质量数据包括历史数据和当前数据；对应的，所述数据处理机制，设置为以所述滤波算法加速器获取所述电能质量数据，输出经过FFT处理的所述当前数据，过滤并反馈经过FFT处理的所述历史数据。
[0011]本专利技术提供一种高功低耗SoC系统，包括：CPU，用于执行主程序；滤波算法加速器，
用于执行FFT算法。
[0012]优选地，系统还包括：系统总线，用于将电能质量数据传输至所述滤波算法加速器；对应的，所述滤波算法加速器输出经过FFT处理后的所述电能质量数据。
[0013]优选地，所述电能质量数据包括历史数据和当前数据；对应的，所述数据处理机制，设置为以所述滤波算法加速器获取所述电能质量数据，输出经过FFT处理的所述当前数据，过滤并反馈经过FFT处理的所述历史数据。
[0014]本专利技术的有益效果为：通过设置CPU能够完成复杂的主程序，通过设置滤波算法加速器能够分担FFT处理时产生的高功耗，在SoC实现高功能和低消耗之间取得平衡。
附图说明
[0015]图1是根据本专利技术的SoC设计方法的示意图；图2是根据本专利技术的SoC设计装置的示意图；图3是根据本专利技术的SoC设计系统的示意图。
[0016]主要附图标记说明：1
‑
硬件设计模块，2
‑
流程设计模块。
具体实施方式
[0017]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0018]应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
[0019]还应当理解，在本专利技术说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本专利技术。如在本专利技术说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
[0020]还应当进一步理解，在本专利技术说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
[0021]SoC的功能和实现该功能的各种元器件、电路的种类和连接关系，需要根据实际的需求来设计。根据需求来确定需要实现的功能，并选择合适的元器件和对应的电路；然后会对这些元器件和电路进行测试，确定作为整体的SoC是否能够通过这些元器件和电路实现某种功能。SoC作为一个系统，功率和功耗是极为重要的属性，换而言之，SoC的设计主要考虑的指标就是功率和功耗这两项，而本方案就是在此基础上，寻找系统功耗和降低功率之间的平衡。
[0022]为了解决SoC在功能和功耗之间的平衡的问题，提供如图1所示的一种高功低耗SoC设计方法，包括：设置CPU和滤波算法加速器；设置数据处理机制，以CPU执行主程序，以滤波算法加速器执行FFT算法。
[0023]SoC提供一定的功能，必须要能够执行一定的程序。中央处理器CPU，可以执行复杂
的程序，如果全部的数据都要由CPU处理，那么会产生很高的功耗，同时中央处理器在运行的时候，需要依赖其他例如存储器、总线之类的元器件，而涉及的元器件越多，所产生的功耗越大。但是有一些复杂的处理又必须要借助中央处理器的能力，因此，在设计SoC时，要为CPU预留一个位置并设计对应的电路等外围结构。滤波算法加速器（Filter Math Acceleratot），可以用于计算滤波算法，其内部可以包括：有限冲激响应数字滤波器FIR（Finite Impulse Response）和无限冲激响应数字滤波器IIR（Infinite Impulse Response），通过两个滤波器可以执行多种滤波功能。
[0024]在设计SoC时，可以设置中央处理器来作为SoC的主处理器，使SoC可以完成实现指定的功能；而为了降低SoC的功耗，设置滤波算法加速器来执行FFT算法，可以分担中央处理器的数据处理工作，同时由于滤波算法加速器本身的结构，在执行FFT算法时，效率更高，功耗也低。通过数据处理机制，使中央处理器由于不用执行FFT算法，可以腾出更多的运力来执行本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高功低耗SoC设计方法，其特征在于，包括：设置CPU和滤波算法加速器；设置数据处理机制，以所述CPU执行主程序，以所述滤波算法加速器执行FFT算法。2.根据权利要求1所述高功低耗SoC设计方法，其特征在于，所述数据处理机制，设置为：以所述滤波算法加速器获取电能质量数据并输出第一数据，所述第一数据为经过FFT处理的所述电能质量数据；以所述CPU获取所述第一数据并通过所述主程序处理所述第一数据。3.根据权利要求2所述高功低耗SoC设计方法，其特征在于，所述电能质量数据包括历史数据和当前数据；对应的，所述数据处理机制，设置为以所述滤波算法加速器获取所述电能质量数据，输出经过FFT处理的所述当前数据，过滤并反馈经过FFT处理的所述历史数据。4.一种高功低耗SoC设计装置，其特征在于，包括：硬件设计模块，用于设置CPU和滤波算法加速器；流程设计模块，用于设置数据处理机制，以所述CPU执行主程序，以所述滤波算法加速器执行FFT算法。5.根据权利要求4所述高功低耗SoC设计装置，其特征在于，所述...

【专利技术属性】
技术研发人员：周柯，金庆忍，莫枝阅，王晓明，吴丽芳，
申请(专利权)人：广西电网有限责任公司电力科学研究院，
类型：发明
国别省市：