本发明专利技术公开了一种用于GaN功率器件高阻层外延结构及其生长方法，包括衬底，以及从下到上依次形成于衬底上的：成核层、应力控制层和高阻GaN层，其中，高阻GaN层包含周期交替的Fe掺杂GaN层与自主C掺杂GaN层，这种周期交替类似超晶格的生长方式，极大的减弱了Fe源掺杂所带来的记忆效应，避免了Fe源记忆效应对GaN沟道的影响，同时又能弥补自主C掺杂的不均匀性，全面保证高阻层的耐压特性。本发明专利技术的外延材料在保持高阻特性的情况下，弥补了现阶段主流高阻层生长方法的不足，实现了材料耐压稳定性提升。升。升。
【技术实现步骤摘要】
一种用于GaN功率器件高阻层外延结构及其生长方法
[0001]本专利技术涉及外延结构的
，具体涉及一种用于GaN功率器件高阻层外延结构及其生长方法。
技术介绍
[0002]氮化镓(GaN)具有高的电子饱和速度、高的临界场和高的稳定性，在大功率、高频电子器件中具有很强的应用潜力。此外，GaN和其三元合金AlGaN之间的宽禁带不连续和减少的晶格失配使得形成高质量的AlGaN/GaN异质界面成为可能，可以在氮化镓表面二维范围内限制异常高密度的电子气体(2DEG)。在几种传统的生长方法中MOCVD生长AlGaN/GaN异质结构显示出更高的2DEG电子气体迁移率，在室温下生长在蓝宝石衬底上异质结2DEG的迁移率通常约为1000
‑
1200cm2/Vs，在SiC衬底上生长异质结的迁移率为2000cm2/Vs。
[0003]除2DEG外，实现高质量GaN功率器件的关键环节之一是生长厚的高阻氮化镓层。高阻氮化镓层必须足够厚，通常为＞1um，厚氮化镓层中任何显著的缺陷都将导致漏极泄漏源，并降低器件的射频性能。目前主流的高阻GaN的生长所使用的掺杂源为Fe源、C源，有效的掺杂均能实现深能级受主的引入，从而实现高阻态。但是存在以下不足：Fe源具有记忆效应，会影响器件的沟道层从而恶化器件特性；C源需要额外增加成本，同时又难以控制均匀性。
技术实现思路
[0004]为了克服现有技术的不足，本专利技术的目的之一在于提供一种用于GaN功率器件高阻层外延结构，高阻GaN层包含周期交替的Fe掺杂GaN层与自主C掺杂GaN层；这种周期交替的生长方式既能避免了Fe源记忆效应对GaN沟道的影响，又能弥补自主C掺杂的不均匀性，全面保证高阻层的耐压特性；本专利技术的目的之二在于提供一种用于GaN功率器件高阻层外延结构的生长方法，通过脉冲式的掺杂以及自掺杂方式，极大的提升了外延高阻层材料的绝缘特性，为后续GaN功率器件的高耐压提供了高质量的平台，极大的提高了器件的功率特性。
[0005]本专利技术的目的之一采用如下技术方案实现：
[0006]一种用于GaN功率器件高阻层外延结构，包括衬底，以及从下到上依次形成于衬底上的：成核层、应力控制层和高阻GaN层，其中，高阻GaN层包含周期交替的Fe掺杂GaN层与自主C掺杂GaN层。
[0007]进一步，所述Fe掺杂GaN层与所述自主C掺杂GaN层的组合方法为超晶格或C掺杂GaN层/Fe掺杂GaN层交替堆叠，优选两层以上的交替堆叠。
[0008]再进一步，所述衬底为蓝宝石衬底、蓝宝石AlN薄膜衬底、GaN衬底、硅衬底和碳化硅衬底中的一种或两种以上的组合层结构。
[0009]进一步，所述成核层的厚度为15～1000nm，所述成核层为GaN层、AlGaN层、InAlGaN层和InGan层中的一种或两种以上组合层结构。
[0010]再进一步，所述应力控制层的厚度为15～1000nm，所述应力控制层为GaN层、AlGaN层、InAlGaN层和InGan层中的一种或两种以上组合层结构。
[0011]进一步，所述Fe掺杂GaN层的厚度为150～500nm；所述自主C掺杂GaN层的厚度为200～500nm。
[0012]本专利技术的目的之二采用如下技术方案实现：
[0013]上述的用于GaN功率器件高阻层外延结构的生长方法，包括以下步骤：
[0014]1)在衬底上生长成核层；
[0015]2)在成核层的上面生长应力控制层；
[0016]3)在应力控制层的上面生长高阻GaN层，高阻GaN层包含周期交替的Fe掺杂GaN层与自主C掺杂GaN层，得到外延结构。
[0017]进一步，步骤1)中，所述成核层的生长温度为450～1150℃；步骤2)中，所述应力控制层的生长温度为450～1150℃。
[0018]再进一步，步骤3)中，所述高阻GaN层的生长温度为1000～1200℃，生长厚度为2～4μm。
[0019]进一步，步骤3)中，所述Fe掺杂GaN层的掺杂浓度为5
×
10
18
～1
×
10
20
cm
‑3；所述自主C掺杂GaN层的掺杂浓度为5
×
10
18
～1
×
10
20
cm
‑3。
[0020]相比现有技术，本专利技术的有益效果在于：
[0021](1)本专利技术提供一种可以有效提升材料耐压特性的用于GaN功率器件高阻层外延结构，该外延结构是按照从下到上的顺序：成核层、应力控制层、高阻GaN层依次生长在衬底上而成，其中，高阻GaN层包含周期交替的Fe掺杂GaN层与自主C掺杂GaN层；这种周期交替类似超晶格的生长方式，极大的减弱了Fe源掺杂所带来的记忆效应，避免了Fe源记忆效应对GaN沟道的影响，同时又能弥补自主C掺杂的不均匀性，由于周期交替的方式能提高材料的厚度，从而全面保证高阻层的耐压特性。本专利技术的外延材料在保持高阻特性的情况下，弥补了现阶段主流高阻层生长方法的不足，实现了材料耐压稳定性提升。
[0022](2)本专利技术的外延结构的生长方法，在衬底上从下到上依次生长城核心、应力控制层和高阻GaN层，其中高阻GaN层通过脉冲式的掺杂以及自掺杂方式生长有周期交替的Fe掺杂GaN层与自主C掺杂GaN层，极大的提升了外延高阻层材料的绝缘特性，为后续GaN功率器件的高耐压提供了高质量的平台，有效避免了材料缺陷对电流的泄露，同时也显著提升了材料的耐压能力，极大的提高了器件的功率特性。
附图说明
[0023]图1为实施例1的外延结构示意图；
[0024]图2为为实施例2的外延结构示意图；
[0025]图3为为实施例3的外延结构示意图；
[0026]图4为实施例1的高阻层材料的垂直耐压特性图；
[0027]图中：1、衬底；2、成核层；3、应力控制层；4、高阻GaN层；41、Fe掺杂GaN层；42、自主C掺杂GaN层。
具体实施方式
[0028]下面，结合附图以及具体实施方式，对本专利技术做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
[0029]实施例1
[0030]一种用于GaN功率器件高阻层外延结构，如图1所示，包括衬底1，以及从下到上依次形成于衬底1上的：成核层2、应力控制层3和高阻GaN层4，其中，高阻GaN层4包含两层周期交替堆叠的Fe掺杂GaN层41与自主C掺杂GaN层42。
[0031]其中，所述衬底1为GaN衬底1。所述成核层2的厚度为100nm，所述成核层2为GaN/AlGaN组合层结构。所述应力控制层3的厚度为500nm，所述应力控制层3为InAlGaN/InGan的组合层结构。每层Fe掺杂GaN层41的厚度为250nm；每层自主C掺杂GaN层42的厚度为250nm。
[0032]具体地，上述本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种用于GaN功率器件高阻层外延结构，其特征在于，包括衬底，以及从下到上依次形成于衬底上的：成核层、应力控制层和高阻GaN层，其中，高阻GaN层包含周期交替的Fe掺杂GaN层与自主C掺杂GaN层。2.如权利要求1所述的用于GaN功率器件高阻层外延结构，其特征在于，所述Fe掺杂GaN层与所述自主C掺杂GaN层的组合方法为超晶格或C掺杂GaN层/Fe掺杂GaN层交替堆叠。3.如权利要求1所述的用于GaN功率器件高阻层外延结构，其特征在于，所述衬底为蓝宝石衬底、蓝宝石AlN薄膜衬底、GaN衬底、硅衬底和碳化硅衬底中的一种或两种以上的组合层结构。4.如权利要求1所述的用于GaN功率器件高阻层外延结构，其特征在于，所述成核层的厚度为15～1000nm，所述成核层为GaN层、AlGaN层、InAlGaN层和InGan层中的一种或两种以上组合层结构。5.如权利要求1所述的用于GaN功率器件高阻层外延结构，其特征在于，所述应力控制层的厚度为15～1000nm，所述应力控制层为GaN层、AlGaN层、InAlGaN层和InGan层中的一种或两种以上组合层结构。6.如权利要求1所述的用于GaN功率器件高阻层外延结构，其特征在于，所述Fe掺杂GaN层的厚度为150～500nm；所述自主C掺杂GaN层的厚度为200～500nm...
【专利技术属性】
技术研发人员：李国强，
申请(专利权)人：河源市众拓光电科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。