半导体器件及其制造方法技术

提供了一种半导体器件及其制造方法。该半导体器件包括从俯视角度看设置在第一行内并且沿着第一方向延伸的第一导电图案、设置在第一行内的第一相移电路、从俯视角度看设置在第二行内的第一传输电路以及沿着垂直于第一方向的第二方向从第一行延伸到第二行的第一栅极导体。第一相移电路和第一传输电路通过第一栅导体与第一导电图案电连接。栅导体与第一导电图案电连接。栅导体与第一导电图案电连接。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本公开总体上涉及半导体器件及其制造方法。具体地，本公开涉及具有降低的功耗的触发器器件及其制造方法。

技术介绍

[0002]触发器电子器件是数字应用的基本构建块。通常用作顺序逻辑电路中的状态储存元件，触发器IC也用于实施常见功能，例如脉冲计数和与参考时钟或任何时间可变信号的时间同步。触发器器件是时钟控制的存储器，具有有时会消耗高达器件总功率的80％的时钟信号。随着制造技术的发展，减小了半导体尺寸，使得也减小了传输时钟信号的导电路径(即，时钟路径)之间的距离。相邻的时钟路径之间的干扰会导致更高的功耗，尤其是当相邻的时钟路径上传输不同的时钟信号时。

技术实现思路

[0003]根据本专利技术的实施例的一个方面，提供了一种半导体器件。该半导体器件包括：第一导电图案，从俯视角度看设置在第一行内并且沿着第一方向延伸；第一相移电路，设置在第一行内；第一传输电路，从俯视角度看设置在第二行内；以及第一栅极导体，沿着垂直于第一方向的第二方向从第一行延伸到第二行，其中，第一行和第二行中的每个包括沿着第一方向延伸的第一有源区域和第二有源区域，并且，第一相移电路和第一传输电路通过第一栅导体与第一导电图案电连接。
[0004]根据本专利技术的实施例的另一个方面，提供了一种半导体器件，包括：第一传输电路，包括从俯视角度看设置在第一区域内的第一类型的第一晶体管和从俯视角度看设置在第二区域内的第二类型的第二晶体管；第二传输电路，包括设置在第一区域内的第一类型的第三晶体管和设置在第二区域内的第二类型的第四晶体管；以及第一栅极导体，从第一区域延伸到第二区域，其中，第一传输电路被配置为通过第一栅极导体向第二传输电路提供第一反馈信号。
[0005]根据本专利技术的实施例的又一个方面，提供了一种制造半导体器件的方法，该方法包括：形成从俯视角度看在第一行内沿着第一方向延伸的第一导电图案，第一行包括第一有源区域和第二有源区域；形成在第一行内的第一相移电路；形成从俯视角度看在第二行内的第一传输电路，第二行包括第三有源区域和第四有源区域；形成沿着垂直于第一方向的第二方向从第一行延伸到第二行的第一栅极导体；通过第一栅极导体将第一相移电路电连接到第一导电图案；通过第一栅极导体将第一传输电路电连接到第一导电图案。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1是根据本公开的一些实施例的半导体器件的示意图。
[0008]图2A是根据本公开的一些实施例的半导体布局的俯视图。
[0009]图2B是根据本公开的一些实施例的半导体布局的俯视图。
[0010]图2C是根据本公开的一些实施例的半导体布局的俯视图。
[0011]图2D是根据本公开的一些实施例的半导体布局的俯视图。
[0012]图2E是根据本公开的一些实施例的半导体布局的俯视图。
[0013]图2F是根据本公开的一些实施例的半导体布局的俯视图。
[0014]图2G是根据本公开的一些实施例的半导体布局的俯视图。
[0015]图2H是根据本公开的一些实施例的半导体布局的俯视图。
[0016]图2I是根据本公开的一些实施例的半导体布局的俯视图。
[0017]图2J是根据本公开的一些实施例的半导体布局的俯视图。
[0018]图2K是根据本公开的一些实施例的半导体布局的俯视图。
[0019]图2L是根据本公开的一些实施例的半导体布局的俯视图。
[0020]图2M是根据本公开的一些实施例的半导体布局的俯视图。
[0021]图2N是根据本公开的一些实施例的沿着图2B的虚线A
‑
A'的半导体布局的截面图。
[0022]图2O是根据本公开的一些实施例的沿着图2G的虚线B
‑
B'的半导体布局的截面图。
[0023]图2P是根据本公开的一些实施例的沿着图2G的虚线C
‑
C'的半导体布局的截面图。
[0024]图3是根据本公开的一些实施例的半导体器件的示意图。
[0025]图4是根据本公开的一些实施例的半导体器件的示意图。
[0026]图5A是根据本公开的一些实施例的半导体布局的俯视图。
[0027]图5B是根据本公开的一些实施例的半导体布局的俯视图。
[0028]图5C是根据本公开的一些实施例的逻辑器件NOR1的示意图。
[0029]图5D是根据本公开的一些实施例的逻辑器件NAND1的示意图。
[0030]图6A和图6B是根据本公开的一些实施例的制造半导体器件的操作的流程图。
[0031]图7是根据本公开的一些实施例的IC布局图生成系统的框图。
[0032]图8是根据本公开的一些实施例的IC制造系统以及与其相关联的IC制造流程的框图。
具体实施方式
[0033]以下公开内容提供了许多用于实施本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
[0034]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中
的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
[0035]如本文所使用，虽然诸如“第一”、“第二”和“第三”的术语描述了各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语只能用于将一个元件、组件、区域、层或部分与另一个区分开。除非上下文明确指出，诸如“第一”、“第二”和“第三”的术语在本文中使用时并不暗示顺序或次序。
[0036]尽管阐述本公开的广泛范围的数值范围和参数是近似值，但尽可能精确地报告在具体实施例中阐述的数值。然而，任何数值都固有地包含某些误差，这些误差必然是由于在相应的测试测量中发现的标准偏差而导致的。此外，如本文所使用，术语“基本上”、“近似”和“大约”通常表示在本领域普通技术人员可以考虑的值或范围内。或者，当本领域普通技术人员考本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一导电图案，从俯视角度看设置在第一行内并且沿着第一方向延伸；第一相移电路，设置在所述第一行内；第一传输电路，从所述俯视角度看设置在第二行内；以及第一栅极导体，沿着垂直于所述第一方向的第二方向从所述第一行延伸到所述第二行，其中所述第一行和所述第二行中的每个包括沿着所述第一方向延伸的第一有源区域和第二有源区域，并且所述第一相移电路和所述第一传输电路通过所述第一栅导体与所述第一导电图案电连接。2.根据权利要求1所述的半导体器件，还包括设置在所述第一行内并且沿着所述第一方向延伸的第二导电图案；其中所述第一导电图案被配置为传输第一周期信号，并且所述第二导电图案被配置为传输第二周期信号。3.根据权利要求2所述的半导体器件，其中，所述第一周期信号的第一相位不同于所述第二周期信号的第二相位。4.根据权利要求1所述的半导体器件，还包括第二传输电路，所述第二传输电路设置在所述第二行内并且与所述第一传输电路以第一距离间隔开，其中，所述第一距离等于或大于两个接触多晶硅节距。5.根据权利要求4所述的半导体器件，其中，所述第一传输电路被配置为向所述第二传输电路提供第一反馈信号。6.根据权利要求2所述的半导体器件，还包括：第三传输电路，设置在所述第一行内；和第四传输电路，设置在所述第一行内；其中所述第三传输电路和所述第四传输电路电连接到所述第一导电图案和所述第二导电图案。7.根据权利要求1所述的半导体器件，还包括：第二栅极导体，...

【专利技术属性】
技术研发人员：彭士玮，黄敬余，曾健庭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：