存储器阵列及用于形成包括存储器单元串的存储器阵列的方法技术

本申请案涉及存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。将水平伸长沟槽形成到所述堆叠中以形成横向间隔存储器块区。所述存储器块区包括存储器平面区的部分。形成一对竖向延伸壁，其相对于彼此横向间隔且个别地水平纵向伸长。所述对壁为(a)或(b)中的一者，其中(a)：在横向地在所述存储器块区中的横向紧邻者之间的所述存储器平面区中；及(b)：在相对于所述存储器平面区位于平面边缘的区中。穿过所述水平伸长沟槽并且在形成所述对壁之后，各向同性地蚀刻掉所述第一层级中的牺牲材料并将其替换为个别导电线的导电材料。公开包含独立于方法的结构的其它实施例。公开包含独立于方法的结构的其它实施例。公开包含独立于方法的结构的其它实施例。

【技术实现步骤摘要】
存储器阵列及用于形成包括存储器单元串的存储器阵列的方法


[0001]本文公开的实施例涉及存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。

技术介绍

[0002]存储器是一种类型的集成电路，并且在计算机系统中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称为位线、数据线或感测线)及存取线(其也可称为字线)来写入或读取存储器单元。感测线可沿阵列的列导电地互连存储器单元，并且存取线可沿阵列的行导电地互连存储器单元。可通过感测线与存取线的组合来唯一地寻址每一存储器单元。
[0003]存储器单元可为易失性的、半易失性的或非易失性的。非易失性存储器单元可在没有电力的情况下长时间存储数据。常规地将非易失性存储器指定为具有至少约10年的保留时间的存储器。易失性存储器会耗散，因此经刷新/重写以维护数据存储。易失性存储器可具有几毫秒或更少的保留时间。无论如何，存储器单元经配置以将存储器保留或存储在至少两个不同的可选状态中。在二进制系统中，状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储两个以上信息电平或状态。
[0004]场效应晶体管是可用在存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区，其间具有半导体沟道区。导电栅极邻近沟道区并通过薄栅极绝缘体与其分离。向栅极施加合适电压允许电流穿过沟道区从源极/漏极区中的一者流到另一者。当从栅极去除电压时，在很大程度上防止电流流过沟道区。场效应晶体管还可包含额外结构，例如可逆可编程电荷存储区，作为栅极绝缘体与导电栅极之间的栅极构造的部分。
[0005]闪存是一种类型的存储器，并且在现代计算机及装置中具有众多用途。例如，现代个人计算机可具有存储在闪存芯片上的BIOS。作为另一实例，计算机及其它装置越来越普遍地利用固态驱动器中的闪存来代替常规硬盘驱动器。作为又一实例，闪存在无线电子装置中很流行，因为其使制造商能够在新的通信协议变得标准化时支持所述通信协议，并且提供远程升级装置以增强特征的能力。
[0006]NAND可为集成闪存的基本架构。NAND单元单位包括至少一个选择装置，其串联耦合到存储器单元的串联组合(其中串联组合通常被称为NAND串)。NAND架构可以三维布置来配置，所述三维布置包括竖直堆叠存储器单元，其个别地包括可逆编程竖直晶体管。控制电路系统或其它电路系统可形成在竖直堆叠存储器单元下方。其它易失性或非易失性存储器阵列架构也可包括个别地包括晶体管的竖直堆叠存储器单元。
[0007]存储器阵列可布置在存储器页面、存储器块及部分块(例如，子块)以及存储器平面中，例如如在第2015/0228651号、第2016/0267984号及第2017/0140833号美国专利申请案公开案中的任一者中展示及描述。存储器块可至少部分界定在竖直堆叠存储器单元的个别字线层级中的个别字线的纵向轮廓。到这些字线的连接可在竖直堆叠存储器单元的阵列
的端部或边缘处的所谓的“阶梯结构”中发生。阶梯结构包含界定个别字线的接触区的个别“台阶”(替代地称为“步阶”或“阶梯”)，竖向延伸导电通路在其上接触以提供到字线的电接入。

技术实现思路

[0008]在一方面，本申请案提供一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成包括竖直交替的第一层级与第二层级的堆叠；将水平伸长沟槽形成到所述堆叠中以形成横向间隔存储器块区，所述存储器块区包括存储器平面区的部分；形成一对竖向延伸壁，其相对于彼此横向间隔且个别地水平纵向伸长，所述对壁为(a)或(b)中的一者，其中：(a)：在横向地在所述存储器块区中的横向紧邻者之间的所述存储器平面区中；及(b)：在相对于所述存储器平面区位于平面边缘的区中；及穿过所述水平伸长沟槽并且在形成所述对壁之后，各向同性地蚀刻掉所述第一层级中的牺牲材料并将其替换为个别导电线的导电材料。
[0009]在另一方面，本申请案进一步提供一种包括存储器单元串的存储器阵列，其包括：横向间隔存储器块，其个别地包括竖直堆叠，所述堆叠包括交替的绝缘层级与导电层级，存储器单元的操作性沟道材料串延伸穿过所述绝缘层级及所述导电层级，所述横向间隔存储器块中的所述操作性沟道材料串包括存储器平面的部分；及一对竖向延伸壁，其相对于彼此横向间隔且个别地水平纵向伸长，所述对壁在横向地在所述存储器块区中的横向紧邻者之间的所述存储器平面中。
[0010]在又一方面，本申请案进一步提供一种包括存储器单元串的存储器阵列，其包括：横向间隔存储器块，其个别地包括竖直堆叠，所述堆叠包括交替的绝缘层级与导电层级，存储器单元的操作性沟道材料串延伸穿过所述绝缘层级及所述导电层级，所述横向间隔存储器块中的所述操作性沟道材料串包括存储器平面的部分；及一对竖向延伸壁，其相对于彼此横向间隔且个别地水平纵向伸长，所述对壁为平面边缘。
附图说明
[0011]图1是可为更大衬底(例如，半导体晶片，且未展示)的部分的裸片或裸片区域的示意性顶部平面图。
[0012]图2是根据本专利技术的实施例的在过程中的图1的一部分并穿过图3中的线2
‑
2的放大示意性横截面图。
[0013]图3是穿过图2中的线3
‑
3的示意性横截面图。
[0014]图4到39是根据本专利技术的一些实施例的在过程中的图1到3的构造或其部分或替代及/或额外实施例的示意性循序截面及/或放大图。
具体实施方式
[0015]本专利技术的实施例涵盖用于形成存储器阵列的方法，例如NAND或其它存储器单元阵列，其在所述阵列下具有外围控制电路系统(例如，阵列下CMOS)。本专利技术的实施例涵盖所谓的“栅极最后”或“替换栅极”处理，所谓的“栅极优先”处理以及与晶体管栅极何时形成无关的现有或将来开发的其它处理。本专利技术的实施例还涵盖与制造方法无关的存储器阵列(例
如，NAND架构)。首先参考图1到38来描述实例方法实施例，其可被视为“栅极最后”或“替换栅极”工艺。此外，且无论如何，以下处理步骤的序列只是一个实例，并且可使用实例处理步骤的其它序列(具有或不具有其它处理步骤)，而不管是否使用“栅极最后/替换栅极”处理。
[0016]图1展示实例示意性实施例，其包括裸片或裸片区域100，所述裸片或裸片区域100可为较大衬底(例如，半导体晶片，且未展示)的部分并将在其内制造存储器阵列。实例裸片区域100包括至少一个存储器平面区105(展示四个)、个别存储器平面区105中的存储器块区域58、阶梯区60(两个被展示在存储器平面的纵向端处)及外围电路系统区PC(展示两个)。在本文献中，“块”是通用的以包含“子块”。区105、58、60及/或PC在此述处理点处可能无法辨识。图2到9是裸片区100的部分的示意性较大及变化比例视图。
[0017]参考图2到9，在形成晶体管及/或存储器单元(尚未制造)的竖向延伸串的阵列或阵列区12的方法中展示构造10。构造10包括具有导电/导体/导电的、半导电/半导体/半导电的或绝缘性/绝缘体/本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成包括竖直交替的第一层级与第二层级的堆叠；将水平伸长沟槽形成到所述堆叠中以形成横向间隔存储器块区，所述存储器块区包括存储器平面区的部分；形成一对竖向延伸壁，其相对于彼此横向间隔且个别地水平纵向伸长，所述对壁为(a)或(b)中的一者，其中：(a)：在横向地在所述存储器块区中的横向紧邻者之间的所述存储器平面区中；及(b)：在相对于所述存储器平面区位于平面边缘的区中；及穿过所述水平伸长沟槽并且在形成所述对壁之后，各向同性地蚀刻掉所述第一层级中的牺牲材料并将其替换为个别导电线的导电材料。2.根据权利要求1所述的方法，其包括所述(a)。3.根据权利要求1所述的方法，其包括所述(b)。4.根据权利要求1所述的方法，其中所述对壁是相对于彼此横向间隔且个别地水平纵向伸长的两对竖向延伸壁中的一者，所述两对中的一者为所述(a)，且所述两对中的另一者为所述(b)。5.根据权利要求1所述的方法，其没有形成在所述(a)或所述(b)中的所述对壁的横向外部的可操作及虚设穿阵列通路TAV。6.根据权利要求1所述的方法，其中在其中形成所述对壁的所述(a)或所述(b)包括穿阵列通路TAV区，所述方法没有横向地在所述对的所述壁中的任一者与其横向紧邻存储器块区之间将水平伸长沟槽形成到所述堆叠中。7.根据权利要求1所述的方法，其没有形成在所述对壁之间横向延伸的任何互连壁。8.根据权利要求1所述的方法，其中在其中形成所述对壁的所述(a)或所述(b)包括穿阵列通路TAV区，在所述TAV区中的TAV开口中形成操作性TAV，在壁开口中形成所述壁，在相同时间形成所述壁开口及所述TAV开口。9.根据权利要求1所述的方法，其中在其中形成所述对壁的所述(a)或所述(b)包括穿阵列通路TAV区，在所述TAV区中的TAV开口中形成操作性TAV，在壁开口中形成所述壁，在不同时间形成所述壁开口及所述TAV开口。10.根据权利要求1所述的方法，其中所述水平伸长沟槽在形成所述壁之后形成。11.根据权利要求1所述的方法，其中所述壁在壁开口中形成，所述壁开口及所述水平伸长沟槽在不同时间形成。12.根据权利要求11所述的方法，其中所述水平伸长沟槽在形成所述壁之后形成。13.根据权利要求1所述的方法，其包括将所述壁形成为在竖直横截面中个别地具有小于所述水平伸长沟槽中的个别者在所述竖直横截面中的最大宽度的最大宽度。14.根据权利要求1所述的方法，其中在其中形成所述对壁的所述(a)或所述(b)包括穿阵列通路TAV区，在所述TAV区中的TAV开口中形成操作性TAV，在壁开口中形成所述壁，所述壁开口在竖直横截面中个别地具有小于所述TAV开口中的个别者在所述竖直横截面中的最大宽度的最大宽度。15.根据权利要求1所述的方法，其中在其中形成所述对壁的所述(a)或所述(b)包括穿阵列通路TAV区、在所述TAV区中的TAV开口中形成操作性TAV、在壁开口中形成所述壁、所述
壁开口在竖直横截面中个别地具有等于所述TAV开口中的个别者在所述竖直横截面中的最大宽度的最大宽度。16.根据权利要求1所述的方法，其包括在成品构造将所述壁形成为个别地具有内部竖向延伸及水平纵向伸长及密封空隙空间。17.根据权利要求1所述的方法，其包括将所述壁形成为个别地包括横向外绝缘材料及横向内导电材料。18.根据权利要求1所述的方法，其中在其中形成所述对壁的所述(a)或所述(b)包括穿阵列通路TAV区、在所述TAV区中的TAV开口中形成操作性TAV、在壁开口中形成所述壁，且进一步包括：用部分填充所述壁开口及所述TAV开口的绝缘材料来同时垫衬所述壁开口及所述TAV开口的侧壁。19.根据权利要求18所述的方法，其中所述壁开口的所侧壁的所述垫衬密封所述壁开口的顶部以在成品构造中的所述壁中的个别者中形成内部竖向延伸及水平纵向伸长及密封空隙空间。20.根据权利要求18所述的方法，其包括在用绝缘材料垫衬所述侧壁之后，在所述TAV开口及在所述壁开口中同时形成导电材料。21.根据权利要求1所述的方法，其包括形成所述存储器单元串中的个别存储器单元，以包括所述操作性沟道材料串的沟道材料、作为所述第一层级中的个别者中的所述导电线中的一者的部分的栅极区，及横向地在所述栅极区与所述个别第一层级中的所述操作性沟道材料串的所述沟道材料之间的存储器结构。22.根据权利要求1所述的方法，其包括在形成所述壁之前，穿过所述存储器块区中的所述第二层级及所述第一层级形成操作性沟道材料串。23.根据权利要求1所述的方法，其包括在形成所述壁之后，穿过所述存储器块区中的所述第二层级及所述第一层级形成操作性沟道材料串。24.一种包括存储器单元串的存储器阵列，其包括：...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：