半导体结构的制作方法技术

本发明专利技术实施例提供一种半导体结构的制作方法，包括：提供衬底；于衬底上形成第一掩膜层；于第一掩膜层上形成具有图形的第二掩膜层，相邻第二掩膜层之间具有第一沟槽；形成第一介质层，覆盖第二掩膜层的上表面、第一沟槽的侧壁及底部，且具有第二沟槽；形成第二介质层，覆盖第一介质层的顶面、第二沟槽的侧壁及底部；去除部分第二介质层和部分第一介质层，剩余第一介质层和剩余第二介质层构成掩膜图形；以掩膜图形和第二掩膜层为掩膜刻蚀部分第一掩膜层和部分衬底，以在衬底内形成目标图形。本发明专利技术实施例有利于提高目标图形的图案密集程度，以提高半导体结构的集成密度。以提高半导体结构的集成密度。以提高半导体结构的集成密度。

【技术实现步骤摘要】
半导体结构的制作方法


[0001]本专利技术实施例涉及半导体
，特别涉及一种半导体结构的制作方法。

技术介绍

[0002]目前，随着大规模集成电路的不断发展，对半导体结构的集成密度提出了更高的要求。一般高集成密度的半导体器件，例如动态随机存取存储器(DRAM，Dynamic Random Access Memory)等包括大量精细的图案，这些图案通常是通过光刻、刻蚀工序将掩膜版上的图案转移至晶圆上形成的。
[0003]想要形成集成密度更高的半导体结构，则需要提高半导体结构中图案的密集程度，降低图案的关键尺寸，同时还需保证图案的尺寸精度。然而，为降低图案的关键尺寸和保证图案的尺寸精度，由于受紫外线波长的限制，通常需要经过多重曝光处理，但是，每多一次曝光处理都会使得制造成本大大提升，而且半导体结构的良品率也难以控制。因而在不增加曝光处理的次数的前提下，如何降低图案的关键尺寸成为半导体结构集成密度进一步提高的瓶颈。

技术实现思路

[0004]本专利技术实施例解决的技术问题为提供一种半导体结构的制作方法，有利于提高目标图形的图案密集程度，以提高半导体结构的集成密度。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构的制作方法，其特征在于，包括：提供衬底；于所述衬底上形成第一掩膜层，所述第一掩膜层覆盖所述衬底的上表面；于所述第一掩膜层上形成具有图形的第二掩膜层，相邻的所述第二掩膜层之间具有第一沟槽；形成第一介质层，所述第一介质层覆盖所述第二掩膜层的上表面、所述第一沟槽的侧壁及底部，所述第一介质层具有第二沟槽；形成第二介质层，所述第二介质层覆盖所述第一介质层的顶面、所述第二沟槽的侧壁及底部；去除部分所述第二介质层和部分所述第一介质层，剩余的所述第一介质层和剩余的所述第二介质层构成掩膜图形；其中，两个相邻的所述掩膜图形与所述第二掩膜层间隔排布，相邻的所述掩膜图形之间具有第三沟槽，所述掩膜图形与所述第二掩膜层之间具有第四沟槽；以所述掩膜图形和所述第二掩膜层为掩膜刻蚀部分所述第一掩膜层和部分所述衬底，以在所述衬底内形成目标图形。
[0006]另外，所述去除部分所述第二介质层和部分所述第一介质层，剩余的所述第一介质层和剩余的所述第二介质层构成掩膜图形的步骤包括：去除位于所述第一介质层的顶面上的所述第二介质层和位于所述第二沟槽底部上的所述第二介质层，以暴露部分所述第一介质层；去除暴露的所述第一介质层。
[0007]另外，所述去除位于所述第一介质层的顶面上的所述第二介质层和位于所述第二沟槽底部上的所述第二介质层，以暴露部分所述第一介质层的步骤包括以所述第一介质层为刻蚀停止层，刻蚀位于所述第一介质层的顶面上的所述第二介质层和位于所述第二沟槽底部上的所述第二介质层。
[0008]另外，在相同条件下，所述第二介质层与所述第一介质层的刻蚀选择比为7：1～10：1。
[0009]另外，所述去除暴露的所述第一介质层的步骤包括：以所述第一掩膜层和所述第二掩膜层为刻蚀停止层，利用刻蚀工艺刻蚀暴露的所述第一介质层。
[0010]另外，在相同条件下，所述第一介质层与所述第一掩膜层的刻蚀选择比大于10：1；在相同条件下，所述第一介质层与所述第二掩膜层的刻蚀选择比大于10：1。
[0011]另外，形成所述第二掩膜层的材料为光刻胶。
[0012]另外，所述于所述第一掩膜层上形成具有图形的第二掩膜层，相邻的所述第二掩膜层之间具有第一沟槽的步骤包括：于所述第一掩膜层上形成光刻胶材料层，所述光刻胶材料层覆盖所述第一掩膜层的表面；采用光刻技术去除部分所述光刻胶材料层，剩余的所述光刻胶材料层构成所述第二掩膜层。
[0013]另外，形成所述第一介质层的材料包括氧化硅。
[0014]另外，所述形成第一介质层的步骤包括：利用原子层沉积工艺沉积氧化硅形成所述第一介质层。
[0015]另外，形成所述第二介质层的材料包括氮化硅。
[0016]另外，所述形成第二介质层的步骤包括：利用原子层沉积工艺沉积氮化硅形成所述第二介质层。
[0017]另外，所述掩膜图形的上表面高于所述第二掩膜层的上表面。
[0018]另外，在所述第三沟槽的开口宽度与所述第一沟槽的开口宽度的比值为1：2～1：4。
[0019]另外，在所述以所述掩膜图形和所述第二掩膜层为掩膜刻蚀部分所述第一掩膜层和部分所述衬底，以在所述衬底内形成目标图形的步骤后，还包括：去除所述掩膜图形、所述第二掩膜层和所述第一掩膜层。
[0020]与相关技术相比，本专利技术实施例提供的技术方案具有以下优点：
[0021]上述技术方案中，在具有第一沟槽的第二掩膜层和衬底上依次形成整面覆盖的第一介质层和第二介质层；去除部分第一介质层和部分第二介质层，剩余的第一介质层和第二介质层构成掩膜图形，其中，相邻第二掩膜层的间隔中具有两个相互间隔的掩膜图形，且掩膜图形与第二掩膜层之间也具有间隔，则用于刻蚀衬底的掩膜的图形最小重复区域中具有一个第二掩膜层和两个掩膜图形，从而有利于提高用于刻蚀衬底的掩膜的图形密度，以提高目标图形的图案密集程度和提高半导体结构的集成密度。
附图说明
[0022]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
[0023]图1至图3为一种半导体结构的制作方法各步骤对应的结构示意图；
[0024]图4至图15为本专利技术实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图。
具体实施方式
[0025]由
技术介绍
可知，目前掩膜版上的图案密集程度有待提高，半导体结构的集成密度有待提高。
[0026]经分析发现，为提高晶圆上图案的集成密度，需提高作为掩膜以刻蚀晶圆的掩膜版上的图案密集程度，通常采用自对准双重成像技术(SADP，Self
‑
aligned Double Patterning)来形成该掩膜版，但该掩膜版上的图案的最小重复区域中只具有两个相互间隔的图案。
[0027]具体地，参考图1，提供衬底10；在衬底10上形成光刻胶层11，光刻胶层11具有开口a，且开口a底部暴露出衬底10，光刻胶层11上具有图案最小重复区域W1。具体地，图案最小重复区域W1由一个光刻胶层11和一个与该光刻胶层11具有相同侧壁的开口a组成。
[0028]继续参考图1，形成初始掩膜层12，初始掩膜层12位于光刻胶层11顶面和开口a的侧壁和底部。
[0029]结合参考图1和图2，对初始掩膜层12进行刻蚀，利用相同的刻蚀时间内，刻蚀工艺刻蚀初始掩膜层12不同区域的厚度相同，去除位于光刻胶层11顶面和开口a的底部的初始掩膜层12，剩余的初始掩膜层12仅位于开口a的侧壁，且剩余的初始掩膜层12作为后续刻蚀衬底10的掩膜层13。
[0030]结合参考图2和图3，去除光刻胶层11，以露出衬底10；后续以掩膜层13为掩膜刻蚀衬底10，在衬底10内形成目标图案。其中，以掩膜层13作为刻蚀衬底10的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括：提供衬底；于所述衬底上形成第一掩膜层，所述第一掩膜层覆盖所述衬底的上表面；于所述第一掩膜层上形成具有图形的第二掩膜层，相邻的所述第二掩膜层之间具有第一沟槽；形成第一介质层，所述第一介质层覆盖所述第二掩膜层的上表面、所述第一沟槽的侧壁及底部，所述第一介质层具有第二沟槽；形成第二介质层，所述第二介质层覆盖所述第一介质层的顶面、所述第二沟槽的侧壁及底部；去除部分所述第二介质层和部分所述第一介质层，剩余的所述第一介质层和剩余的所述第二介质层构成掩膜图形；其中，两个相邻的所述掩膜图形与所述第二掩膜层间隔排布，相邻的所述掩膜图形之间具有第三沟槽，所述掩膜图形与所述第二掩膜层之间具有第四沟槽；以所述掩膜图形和所述第二掩膜层为掩膜刻蚀部分所述第一掩膜层和部分所述衬底，以在所述衬底内形成目标图形。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述去除部分所述第二介质层和部分所述第一介质层，剩余的所述第一介质层和剩余的所述第二介质层构成掩膜图形的步骤包括：去除位于所述第一介质层的顶面上的所述第二介质层和位于所述第二沟槽底部上的所述第二介质层，以暴露部分所述第一介质层；去除暴露的所述第一介质层。3.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述去除位于所述第一介质层的顶面上的所述第二介质层和位于所述第二沟槽底部上的所述第二介质层，以暴露部分所述第一介质层的步骤包括：以所述第一介质层为刻蚀停止层，刻蚀位于所述第一介质层的顶面上的所述第二介质层和位于所述第二沟槽底部上的所述第二介质层。4.根据权利要求3所述的半导体结构的制作方法，其特征在于，包括：在相同条件下，所述第二介质层与所述第一介质层的刻蚀选择比为7：1～10：1。5.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述去除暴露的所述第一介质层的步骤包括：以所述第一掩膜层和所述第二掩膜层为刻蚀停止层，利...

【专利技术属性】
技术研发人员：高上，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：