本申请具体涉及一种半导体结构及其制备方法。半导体结构的制备方法包括:提供衬底,衬底的上表面形成有第一材料层,第一材料层内具有开口,开口暴露出衬底的上表面;于开口相对的侧壁表面形成侧墙,侧墙裸露的表面为弧形面;形成第二材料层,第二材料层至少覆盖第一材料层的上表面,并填满开口;去除位于第一材料层的上表面及开口内的第二材料层。本申请先在开口的侧壁形成裸露的表面为弧形面的侧墙,侧墙坡度较缓,在开口内形成第二材料层时,第二材料层在侧墙上的坡度也较缓,再进行刻蚀去除开口内的第二材料层时,很容易完全去除开口内的第二材料层,从而避免开口底部第二材料层的残留,进而确保器件的性能。进而确保器件的性能。进而确保器件的性能。
【技术实现步骤摘要】
半导体结构及其制备方法
[0001]本申请涉及半导体
,特别是涉及一种半导体结构及其制备方法。
技术介绍
[0002]对于具有高度差的结构,譬如开口等,在所得结构表面沉积待刻蚀材料后,刻蚀去除位于开口内的待刻蚀材料时,很难将开口内的待刻蚀材料完全去除,很容易在开口底部存在待刻蚀材料残留,从而影响器件的性能。
技术实现思路
[0003]基于现有技术中存在在开口等具有高度差的结构内沉积待刻蚀材料后,再刻蚀去除位于开口内的待刻蚀材料时,很容易在开口底部存在待刻蚀材料残留,从而影响器件的性能的问题,有必要提供一种半导体结构及其制备方法,用于解决现有技术中的上述问题。
[0004]本申请第一方面提供一种半导体结构的制备方法,包括:
[0005]提供衬底,所述衬底的上表面形成有第一材料层,所述第一材料层内具有开口,所述开口暴露出所述衬底的上表面;
[0006]于所述开口相对的侧壁表面形成侧墙,所述侧墙裸露的表面为弧形面;
[0007]形成第二材料层,所述第二材料层至少覆盖所述第一材料层的上表面,并填满所述开口;
[0008]去除位于所述第一材料层的上表面及所述开口内的所述第二材料层。
[0009]上述半导体结构的制备方法中,通过先在开口的侧壁形成裸露的表面为弧形面的侧墙,侧墙坡度较缓,在开口内形成第二材料层时,第二材料层在侧墙上的坡度也较缓,再进行刻蚀去除开口内的第二材料层时,很容易完全去除开口内的第二材料层,从而避免开口底部第二材料层的残留,进而确保器件的性能,提高器件的可靠性。
[0010]在其中一个实施例中,所述衬底包括温度传感器区域及与所述温度传感器区域邻接的管芯区域,所述第一材料层位于所述温度传感器区域的上表面。
[0011]在其中一个实施例中,所述第一材料层包括本征多晶硅层。
[0012]在其中一个实施例中,所述于所述开口相对的侧壁形成侧墙,所述侧墙裸露的表面为弧形面,包括:
[0013]形成第一硬掩膜层,所述第一硬掩膜层覆盖所述第一材料层的上表面,并填满所述开口;
[0014]于所述第一硬掩膜层的表面形成第二硬掩膜层;
[0015]刻蚀所述第二硬掩膜层及所述第一硬掩膜层,以形成所述侧墙。
[0016]在其中一个实施例中,所述形成第一硬掩膜层,所述第一硬掩膜层覆盖所述第一材料层的上表面,并填满所述开口,包括:
[0017]形成第一硬掩膜材料层,所述第一硬掩膜材料层覆盖所述第一材料层的上表面,并填满所述开口;
[0018]对所述第一硬掩膜材料层进行减薄处理,以得到所述第一硬掩膜层。
[0019]在其中一个实施例中,所述刻蚀所述第二硬掩膜层及所述第一硬掩膜层,以形成所述侧墙,包括:
[0020]刻蚀所述第一硬掩膜层及所述第二硬掩膜层以形成深槽,所述深槽位于所述开口内;
[0021]采用湿法刻蚀工艺去除所述第二硬掩膜层、位于所述第一材料层上表面的第一硬掩膜层及位于所述开口内的部分所述第一硬掩膜层,保留于所述开口内的所述第一硬掩膜层即为所述侧墙。
[0022]在其中一个实施例中,所述第一硬掩膜层及所述第二硬掩膜层均为TEOS层。
[0023]本申请第二方面还提供一种半导体结构,包括:
[0024]衬底;
[0025]第一材料层,位于所述衬底的上表面,所述第一材料层内具有开口,所述开口暴露出所述衬底的上表面;
[0026]侧墙,位于所述开口相对的侧壁表面,所述侧墙暴露的表面为弧形面。
[0027]上述半导体结构中,由于开口的侧壁形成裸露的表面为弧形面的侧墙,侧墙坡度较缓,在开口内形成第二材料层时,第二材料层在侧墙上的坡度也较缓,再进行刻蚀去除开口内的第二材料层时,很容易完全去除开口内的第二材料层,从而避免开口底部第二材料层的残留,进而确保器件的性能,提高器件的可靠性。
[0028]在其中一个实施例中,所述衬底包括温度传感器区域及与所述温度传感器区域邻接的管芯区域,所述第一材料层位于所述温度传感器区域的上表面。
[0029]在其中一个实施例中,所述衬底包括硅衬底;所述第一材料层包括本征多晶硅层;所述侧墙包括TEOS侧墙。
附图说明
[0030]为了更清楚地说明本申请实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他实施例的附图。
[0031]图1为本申请一实施例中提供的半导体结构的制备方法的流程图。
[0032]图2为本申请一实施例中提供的半导体结构的制备方法中步骤S10所得结构的截面结构示意图。
[0033]图3为本申请一实施例中提供的半导体结构的制备方法中步骤S20的流程图。
[0034]图4至图7为本申请一实施例中提供的半导体结构的制备方法中步骤S20所得结构的截面结构示意图。
[0035]图8为本申请一实施例中提供的半导体结构的制备方法中步骤S30所得结构的截面结构示意图。
[0036]图9为本申请一实施例中提供的半导体结构的制备方法中步骤S40所得结构的截面结构示意图;同时,图9亦为本申请另一实施例中所得半导体结构的截面结构示意图。
[0037]附图标记说明:10、衬底;101、传感器区域;102、管芯区域;11、第一材料层;111、开
口;12、第一硬掩膜材料层;121、第一硬掩膜层;13、第二硬掩膜层;14、侧墙;15、第二材料层。
具体实施方式
[0038]为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使本申请的公开内容更加透彻全面。
[0039]除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
[0040]可以理解,本申请所使用的术语“第一”、“第二”、“第三”、“第四”等可在本文中用于描述各种元件,但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说,在不脱离本申请的范围的情况下,可以将第一控制装置称为第二控制装置,且类似地,可将第二控制装置称为第一控制装置。第一控制装置和第二控制装置两者都是控制装置,但其不是同一控制装置。
[0041]可以理解,以下实施例中的“连接”,如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递,则应理解为“电连接”、“通信连接”等。
[0042]在此使用时,单数形式的“一”、“一个”和“所述/该”也可以包括复数形式,除非上下文清楚指出另外的方式。还应当理解的是,术语“包括/包含”或“具有”等指定本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体结构的制备方法,其特征在于,包括:提供衬底,所述衬底的上表面形成有第一材料层,所述第一材料层内具有开口,所述开口暴露出所述衬底的上表面;于所述开口相对的侧壁表面形成侧墙,所述侧墙裸露的表面为弧形面;形成第二材料层,所述第二材料层至少覆盖所述第一材料层的上表面,并填满所述开口;去除位于所述第一材料层的上表面及所述开口内的所述第二材料层。2.根据权利要求1所述的半导体结构的制备方法,其特征在于,所述衬底包括温度传感器区域及与所述温度传感器区域邻接的管芯区域,所述第一材料层位于所述温度传感器区域的上表面。3.根据权利要求1所述的半导体结构的制备方法,其特征在于,所述第一材料层包括本征多晶硅层。4.根据权利要求1至3中任一项所述的半导体结构的制备方法,其特征在于,所述于所述开口相对的侧壁形成侧墙,所述侧墙裸露的表面为弧形面,包括:形成第一硬掩膜层,所述第一硬掩膜层覆盖所述第一材料层的上表面,并填满所述开口;于所述第一硬掩膜层的表面形成第二硬掩膜层;刻蚀所述第二硬掩膜层及所述第一硬掩膜层,以形成所述侧墙。5.根据权利要求4所述的半导体结构的制备方法,其特征在于,所述形成第一硬掩膜层,所述第一硬掩膜层覆盖所述第一材料层的上表面,并填满所述开口,包括:形成第一硬掩膜材料层,所述第一硬...
【专利技术属性】
技术研发人员:周旭,眭小超,
申请(专利权)人:绍兴中芯集成电路制造股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。