金属氧化物半导体场效应晶体管结构制造技术

本发明专利技术通过在不使用离子植入的情况下形成轻掺杂漏极来提供具有可控制的通道长度的新型金属氧化物半导体场效应晶体管(MOSFET)结构。MOSFET结构包括具有半导体表面的半导体晶圆基板、半导体表面上方的栅极结构、半导体表面下方的通道区和电耦合至通道区的第一导电区。第一导电区包括独立于半导体晶圆基板的轻掺杂漏极区。轻掺杂漏极区。轻掺杂漏极区。

【技术实现步骤摘要】
金属氧化物半导体场效应晶体管结构


[0001]本专利技术是有关于一种金属氧化物半导体场效应晶体管(MOSFET)结构，且特别是有关于一种具有精确定义的源极/漏极边界边缘至有效通道区边缘以减少漏电流的MOSFET结构。

技术介绍

[0002]图1显示当今集成电路(Integrated Circuit,IC)中使用最广泛的最先进的鳍式场效应晶体管(FIN
‑
structure Field
‑
Effect Transistor,FINFET)。在绝缘体(例如氧化物、氧化物/氮化物或一些高k介电质(high
‑
k dielectric)等)上使用一些导电材料(例如金属、多晶硅(polysilicon)或多硅结构(polycide)等)的晶体管栅极结构10形成在三维(3D)硅表面上，三维硅表面的侧壁是通过使用绝缘材料(例如氧化物或氧化物/氮化物或其他介电质)与其他晶体管隔离。以NMOS晶体管为例，源极区11和漏极区12是通过离子植入(Ion
‑
implantation)加上热退火技术(Thermal Annealing technique)，以将高浓度的n型掺杂质注入到p型基板(或p型井)中所形成，因而导致2个分离的n+/p接面区域。此外，为了在重掺杂n+/p接面之前减少碰撞电离(impact ionization)和热载子注入(hot carrier injection)，通常在通过离子植入加上热退火技术的重掺杂n+源极/漏极区之前形成轻掺杂漏极(lightly doped
‑
drain,LDD)区13，而这种离子植入加上热退火技术经常导致LDD区13穿透到栅极结构下方的3D活性区域(active region)的部分，如图1所示。因此，LDD区13之间的有效通道不可避免地缩短。
[0003]另一方面，制程技术的进步通过在水平和垂直维度上缩小装置的几何尺寸(例如称为Lamda(λ)的最小特征尺寸从28nm缩小至5nm或3nm)继续快速前进。但是由于这样的FinFET之几何尺寸缩小，引发许多问题或使问题变得更糟：
[0004](1)缩小栅极/通道长度会加剧短通道效应(Short Channel Effects,SCE)，亦即，当NMOS中的n+源极区越来越接近n+漏极区时，即使晶体管在关闭模式(turn
‑
off mode)下，与晶体管通道相关的漏电流也会增加(称为次临界漏电流(Sub
‑
threshold Leakage current))。
[0005](2)由于离子植入产生的晶格缺陷导致额外损坏(例如电洞和电子的空陷阱(vacant trap))更难修复之周边和底部区域产生漏电流，所有接面形成制程(junction formation process)所致的接面漏电流都越来越难以控制，接面形成制程例如是在基板/井区中形成LDD结构、在p型基板中形成n+源极/漏极结构。
[0006](3)此外，由于形成LDD结构(或NMOS中的n+/p接面或PMOS中的p+/n接面)的离子植入工作类似于轰击，以便从硅表面的顶部插入离子直接向下至基板，也因为掺杂质浓度分布不均匀，垂直地从具有较高的掺杂浓度的顶面下降至具有较低掺杂浓度的接面，很难创造出从源极和漏极区至通道和基板
‑
本体区的缺陷较低之均匀的材料界面。
[0007](4)随着装置尺寸的缩小，仅通过使用栅极、间隙物(spacer)和离子植入形成的传统自对准方法将LDD接面边缘与栅极结构边缘对准变得越来越困难。此外，去除离子植入损
伤的热退火制程必须依靠高温处理技术，例如使用各种能源或其他热制程的快速热退火方法。因此产生的一个问题是，不管是否应该将其最小化以减少漏电流，栅极诱导漏极漏电流(Gate
‑
induced Drain Leakage,GIDL)很难控制；另一个问题是有效通道长度难以控制，因此SCE难以最小化。

技术实现思路

[0008]本专利技术提供了一种新型金属氧化物半导体场效应晶体管(MOSFET)结构(例如鳍式场效应晶体管(FINFET))，其可以实现为反相器(inverter)、与非门(NAND gate)、或非门(NOR)、静态随机存取存存储器(SRAM)、交叉耦合放大器(cross
‑
coupled amplifier)，以及各种电路配置。新型MOSFET或FINFET结构极大地改进或甚至解决了上述问题中的至少一个，特别是最小化漏电流、提高通道传导效能和控制、优化源极区与漏极区的功能及其对于具有无缝有序的晶格匹配(crystalline Lattice matchup)的通道区最接近物理完整性。特别是，新颖的晶体管或FINFET结构精确地定义了源极/漏极的边界边缘至有效通道区的边缘。
[0009]根据本专利技术的一个目的，本专利技术的MOSFET结构包括具有半导体表面的半导体晶圆基板、半导体表面上方的栅极结构、半导体表面下方的通道区和电性耦合于通道区的第一导电区。特别地，第一导电区包括独立于半导体晶圆基板的轻掺杂漏极区。
[0010]根据本专利技术之一方面，轻掺杂漏极区邻接于通道区。
[0011]根据本专利技术的另一方面，轻掺杂漏极区与通道区之间的边界位置是可控制的。
[0012]根据本专利技术的另一方面，轻掺杂漏极区与通道区之间的边界与栅极结构的边缘对齐或实质上对齐。
[0013]根据本专利技术的另一目的，金属氧化物半导体场效应晶体管结构包括形成于半导体表面下方的第一沟槽，其中第一沟槽容纳轻掺杂漏极区。
[0014]根据本专利技术的另一方面，轻掺杂漏极区为L型轻掺杂漏极，L型轻掺杂漏极包括覆盖第一沟槽的侧壁的侧边轻掺杂漏极区和覆盖第一沟槽的底壁的底部轻掺杂漏极。
[0015]根据本专利技术的另一方面，侧边轻掺杂漏极区邻接于通道区，第一导电区还包括邻接于侧边轻掺杂漏极区和底部轻掺杂漏极区的重掺杂半导体区。
[0016]根据本专利技术的另一方面，重掺杂半导体区屏蔽于半导体晶圆基板。
[0017]根据本专利技术的另一方面，第一沟槽的侧壁与栅极结构的边缘对齐或实质上对齐。
[0018]根据本专利技术的另一方面，通道区为鳍式结构，通道区的垂直深度与侧边轻掺杂漏极区的垂直深度实质上相同。
[0019]根据本专利技术的另一方面，L型轻掺杂漏极通过选择性磊晶成长或原子层沉积形成，通道区为鳍式结构，侧边轻掺杂漏极区与鳍式结构的第一刻面(first facet)接触。
[0020]根据本专利技术的另一方面，L型轻掺杂漏极在没有离子植入的情况下形成，通道区为鳍式结构，侧边轻掺杂漏极区与鳍式结构的第一刻面接触。
[0021]在阅读各种附图中绘示的优选实施例的以下具体实施方式之后，本专利技术的这些和其他目的对于本领域普通技术人员无疑将变得显而易见。
附图说明
[0022]图1绘示传统鳍式晶体管的示意图。
[0023本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种金属氧化物半导体场效应晶体管结构，其特征在于，所述金属氧化物半导体场效应晶体管结构包括：一半导体晶圆基板，具有一半导体表面；一栅极结构，位于所述半导体表面的上方；一通道区，位于所述半导体表面的下方；和一第一导电区，电耦合至所述通道区；其中，所述第一导电区包括独立于所述半导体晶圆基板的一轻掺杂漏极区。2.如权利要求1所述的金属氧化物半导体场效应晶体管结构，其特征在于，所述轻掺杂漏极区邻接于所述通道区。3.如权利要求1所述的金属氧化物半导体场效应晶体管结构，其特征在于，所述轻掺杂漏极区与所述通道区之间的边界位置是可控制的。4.如权利要求1所述的金属氧化物半导体场效应晶体管结构，其特征在于，所述轻掺杂漏极区与所述通道区之间的边界与所述栅极结构的边缘对齐或实质上对齐。5.如权利要求1所述的金属氧化物半导体场效应晶体管结构，其特征在于，还包括形成于所述半导体表面下方的一第一沟槽，其中所述第一沟槽容纳所述轻掺杂漏极区。6.如权利要求5所述的金属氧化物半导体场效应晶体管结构，其特征在于，所述轻掺杂漏极区为一L型轻掺杂漏极，所述L型轻掺杂漏极包括覆盖所述第一沟槽的一侧壁的一侧边轻掺杂漏极区和覆盖所述第一沟槽的...

【专利技术属性】
技术研发人员：卢超群，
申请(专利权)人：发明与合作实验室有限公司，
类型：发明
国别省市：