半导体封装件制造技术

一种半导体封装件，包括：第一再分布基板；第一半导体芯片，其设置在第一再分布基板上；第一模制层，其覆盖第一半导体芯片和第一再分布基板；第二再分布基板，其设置在第一模制层上；第二半导体芯片，其设置在第二再分布基板上，其中，第二半导体芯片包括不与第一半导体芯片交叠的第二芯片第一导电凸块、与第一半导体芯片交叠的第一侧壁和不与第一半导体芯片交叠的第二侧壁，其中，第一侧壁和第二侧壁彼此相对；以及第一模制通路，其穿透第一模制层并且将第二芯片第一导电凸块连接到第一再分布基板，并且与第二芯片第一导电凸块交叠。并且与第二芯片第一导电凸块交叠。并且与第二芯片第一导电凸块交叠。

【技术实现步骤摘要】
半导体封装件
[0001]相关申请的交叉引用
[0002]本申请要求于2021年4月5日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0044148的优先权，其公开内容通过引用整体并入本文。


[0003]本专利技术构思的实施例涉及半导体封装件。

技术介绍

[0004]半导体封装件实现用于电子产品的集成电路芯片。半导体封装件通常被配置为使得半导体芯片安装在印刷电路板(PCB)上，并且接合(bonding)布线或凸块(bump)被用来将半导体芯片电连接到印刷电路板。
[0005]当大容量芯片尺寸增大时，由于芯片布置和接合结构的限制，需要增大封装件尺寸。在使用穿硅通路(TSV)的封装体叠层(package
‑
on
‑
package，POP)结构中，当形成芯片时，电路被配置在远离TSV区域的位置处，使得该结构增加了芯片尺寸、工艺成本和布线长度。

技术实现思路

[0006]本专利技术构思的一些实施例提供了具有优异性能和高容量的高度集成的半导体封装件。
[0007]根据本专利技术构思的一些实施例，一种半导体封装件包括：第一再分布基板；第一半导体芯片，所述第一半导体芯片设置在所述第一再分布基板上；第一模制层，所述第一模制层覆盖所述第一半导体芯片和所述第一再分布基板；第二再分布基板，所述第二再分布基板设置在所述第一模制层上；第二半导体芯片，所述第二半导体芯片设置在所述第二再分布基板上，其中，所述第二半导体芯片包括不与所述第一半导体芯片交叠的第二芯片第一导电凸块、与所述第一半导体芯片交叠的第一侧壁和不与所述第一半导体芯片交叠的第二侧壁，其中，所述第一侧壁和所述第二侧壁彼此相对；以及第一模制通路，所述第一模制通路穿透所述第一模制层，并且将所述第二芯片第一导电凸块连接到所述第一再分布基板，并且与所述第二芯片第一导电凸块交叠。
[0008]根据本专利技术构思的一些实施例，一种半导体封装件包括：第一再分布基板；第一半导体芯片，所述第一半导体芯片设置在所述第一再分布基板上；第一模制层，所述第一模制层覆盖所述第一半导体芯片和所述第一再分布基板；第二再分布基板，所述第二再分布基板设置在所述第一模制层上；第二半导体芯片，所述第二半导体芯片设置在所述第二再分布基板上，其中，所述第二半导体芯片的一部分与所述第一半导体芯片的一部分交叠；第一模制通路，所述第一模制通路位于所述第一半导体芯片的一侧，其中，所述第一模制通路穿透所述第一模制层并且与所述第二半导体芯片交叠；以及第二模制通路，所述第二模制通路与所述第一模制通路间隔开，并且在既不与所述第一半导体芯片也不与所述第二半导体
芯片交叠的位置处穿透所述第一模制层。所述第二半导体芯片包括：第二芯片第一导电凸块，所述第二芯片第一导电凸块不与所述第一半导体芯片交叠，并且连接到所述第一模制通路；以及第二芯片第二导电凸块，所述第二芯片第二导电凸块与所述第一半导体芯片交叠，并且连接到所述第二模制通路。所述第一模制通路与所述第二芯片第一导电凸块交叠。所述第二再分布基板包括将所述第二芯片第二导电凸块连接到所述第二模制通路的再分布图案。
[0009]根据本专利技术构思的一些实施例，一种半导体封装件包括：顺序堆叠的第一再分布基板、第一半导体芯片、第二再分布基板、第二半导体芯片、第三再分布基板和第三半导体芯片；第一模制层，所述第一模制层介于所述第一再分布基板与所述第二再分布基板之间；第二模制层，所述第二模制层介于所述第二再分布基板与所述第三再分布基板之间；第一模制通路和第二模制通路，所述第一模制通路和所述第二模制通路穿透所述第一模制层并且彼此间隔开；以及第三模制通路，所述第三模制通路穿透所述第二模制层。所述第一半导体芯片、所述第二半导体芯片和所述第三半导体芯片可以在第一方向上彼此偏移。所述第二半导体芯片可以通过所述第一模制通路连接到所述第一再分布基板。所述第三半导体芯片可以通过所述第三模制通路和所述第二模制通路连接到所述第一再分布基板，并且所述第三模制通路和所述第二模制通路彼此垂直对齐。
[0010]根据本专利技术构思的一些实施例，一种半导体封装件包括：第一再分布基板；第一半导体芯片，所述第一半导体芯片设置在所述第一再分布基板上；第一模制层，所述第一模制层覆盖所述第一半导体芯片和所述第一再分布基板；第二再分布基板，所述第二再分布基板设置在所述第一模制层上；第二半导体芯片，所述第二半导体芯片设置在所述第二再分布基板上，其中，所述第二半导体芯片的一部分与所述第一半导体芯片的一部分交叠，其中，所述第二半导体芯片包括不与所述第一半导体芯片交叠的第二芯片第一导电凸块和第二芯片第二导电凸块；第一模制通路，所述第一模制通路穿透所述第一模制层并且将所述第二芯片第一导电凸块连接到所述第一再分布基板；以及第二模制通路，所述第二模制通路穿透所述第一模制层并且将所述第二芯片第二导电凸块连接到所述第一再分布基板。所述第二芯片第二导电凸块不与所述第二模制通路垂直对齐。
附图说明
[0011]图1是根据本专利技术构思的一些实施例的半导体封装件的俯视图。
[0012]图2A是沿着图1的线A
‑
A'截取的横截面图。
[0013]图2B是沿着图1的线B
‑
B'截取的横截面图。
[0014]图3A是图2A的部分P1的放大图。
[0015]图3B是图2A的部分P2的放大图。
[0016]图4是根据本专利技术构思的一些实施例的半导体封装件的横截面图。
[0017]图5是根据本专利技术构思的一些实施例的半导体封装件的横截面图。
[0018]图6是根据本专利技术构思的一些实施例的半导体封装件的横截面图。
[0019]图7是根据本专利技术构思的一些实施例的半导体封装件的横截面图。
[0020]图8是根据本专利技术构思的一些实施例的半导体封装件的横截面图。
[0021]图9是根据本专利技术构思的一些实施例的半导体封装件的横截面图。
[0022]图10是根据本专利技术构思的一些实施例的半导体封装件的横截面图。
[0023]图11是根据本专利技术构思的一些实施例的半导体封装件的横截面图。
[0024]图12是根据本专利技术构思的一些实施例的半导体封装件的横截面图。
[0025]图13是根据本专利技术构思的一些实施例的半导体封装件的横截面图。
[0026]图14A是根据本专利技术构思的一些实施例的半导体封装件的横截面图。
[0027]图14B是根据本专利技术构思的一些实施例的半导体封装件的横截面图。
[0028]图15是根据本专利技术构思的一些实施例的半导体封装件的俯视图。
[0029]图16A是根据本专利技术构思的一些实施例的半导体封装件的俯视图。
[0030]图16B是具有图16A俯视图的半导体封装件的透视图。
[0031]图17是根据本专利技术构思的一些实施例的半导体封装件的横截面图。
具体实施方式
[0032]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装件，所述半导体封装件包括：第一再分布基板；第一半导体芯片，所述第一半导体芯片设置在所述第一再分布基板上；第一模制层，所述第一模制层覆盖所述第一半导体芯片和所述第一再分布基板；第二再分布基板，所述第二再分布基板设置在所述第一模制层上；第二半导体芯片，所述第二半导体芯片设置在所述第二再分布基板上，其中，所述第二半导体芯片包括不与所述第一半导体芯片交叠的第二芯片第一导电凸块、与所述第一半导体芯片交叠的第一侧壁和不与所述第一半导体芯片交叠的第二侧壁，其中，所述第一侧壁和所述第二侧壁彼此相对；以及第一模制通路，所述第一模制通路穿透所述第一模制层并将所述第二芯片第一导电凸块连接到所述第一再分布基板，其中，所述第一模制通路与所述第二芯片第一导电凸块交叠。2.根据权利要求1所述的半导体封装件，其中，所述第一再分布基板包括连接到所述第一模制通路的第一通路结构，所述第二再分布基板包括连接到所述第二芯片第一导电凸块的第二通路结构，并且所述第二芯片第一导电凸块、所述第二通路结构、所述第一模制通路和所述第一通路结构彼此垂直对齐。3.根据权利要求2所述的半导体封装件，其中，所述第一通路结构和所述第二通路结构中的每一者包括多个堆叠的通路。4.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：虚设半导体芯片，所述虚设半导体芯片设置在所述第二再分布基板上，并且与所述第二半导体芯片的所述第一侧壁相邻，其中，所述虚设半导体芯片与所述第一半导体芯片交叠；以及粘合层，所述粘合层介于所述虚设半导体芯片与所述第二再分布基板之间。5.根据权利要求4所述的半导体封装件，其中，所述虚设半导体芯片包括硅，并且不电连接到所述第二再分布基板。6.根据权利要求1所述的半导体封装件，其中，所述第一半导体芯片包括彼此间隔开的第一芯片第一导电凸块和第一芯片第二导电凸块，所述第一再分布基板包括：第一再分布图案，所述第一再分布图案将所述第一模制通路连接到所述第一芯片第一导电凸块；以及通路结构，所述通路结构连接到所述第一芯片第二导电凸块，并且与所述第一再分布图案间隔开，其中，所述通路结构与所述第一芯片第二导电凸块交叠。7.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：第二模制层，所述第二模制层覆盖所述第二半导体芯片；第三再分布基板，所述第三再分布基板设置在所述第二模制层上；第三半导体芯片，所述第三半导体芯片设置在所述第三再分布基板上，其中，所述第三半导体芯片包括第三芯片导电凸块；
第二模制通路，所述第二模制通路穿透所述第一模制层，并且与所述第一模制通路间隔开；以及第三模制通路，所述第三模制通路穿透所述第二模制层，其中，所述第一半导体芯片至所述第三半导体芯片在第一方向上彼此偏移，其中，所述第二模制通路和所述第三模制通路连接到所述第三芯片导电凸块，并且其中，所述第三芯片导电凸块、所述第三模制通路和所述第二模制通路彼此垂直对齐。8.根据权利要求1所述的半导体封装件，所述半导体封装件还包括与所述第一模制通路间隔开的第二模制通路，其中，所述第二模制通路在既不与所述第一半导体芯片也不与所述第二半导体芯片交叠的位置处穿透所述第一模制层，其中，所述第二半导体芯片具有与所述第二芯片第一导电凸块间隔开的第二芯片第二导电凸块和第二芯片第三导电凸块，并且其中，所述第二再分布基板包括将所述第二芯片第一导电凸块和所述第二芯片第二导电凸块连接到所述第二模制通路的再分布图案。9.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：第三半导体芯片，所述第三半导体芯片设置在所述第二再分布基板上，并且与所述第二半导体芯片间隔开；以及第二模制通路，所述第二模制通路穿透所述第一模制层，并且将所述第三半导体芯片连接到所述第一再分布基板，其中，所述第三半导体芯片包括不与所述第一半导体芯片交叠的第三芯片导电凸块，并且其中，所述第三芯片导电凸块与所述第二模制通路交叠。10.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：第三半导体芯片，所述第三半导体芯片设置在所述第二再分布基板上，并且位于所述第二半导体芯片的一侧；第四半导体芯片，所述第四半导体芯片位于所述第一再分布基板上，并且位于所述第一半导体芯片的一侧；以及第二模制通路，所述第二模制通路穿透所述第一模制层，并且将所述第三半导体芯片连接到所述第一再分布基板，其中，所述第三半导体芯片包括连接到所述第二模制通路的第三芯片导电凸块，并且其中，所述第二模制通路和所述第三芯片导电凸块彼此垂直对齐。11.根据权利要求1所述的半导体封装件，所述半导体封装件还包括第二模制通路，所述第二模制通路...

【专利技术属性】
技术研发人员：李大虎，金晋贤，朴完洙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：