包括虚设元件的半导体器件和存储器件制造技术

一种半导体器件，包括：多个半导体元件，多个半导体元件中的每一个包括设置在衬底上的有源区、以及与有源区相交并沿平行于衬底的上表面的第一方向延伸的栅极结构；以及至少一个虚设元件，设置在多个半导体元件中的在与第一方向相交的第二方向上彼此相邻的一对半导体元件之间。虚设元件包括虚设有源区以及与虚设有源区相交并沿第一方向延伸的至少一个虚设栅极结构。在第二方向上，虚设有源区的长度小于该对半导体元件中的每一个中包括的有源区的长度。的长度。的长度。

【技术实现步骤摘要】
包括虚设元件的半导体器件和存储器件
[0001]相关申请的相交引用
[0002]本申请要求2021年4月6日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0044702的权益和优先权，其公开内容通过引用整体并入本文中。


[0003]本专利技术构思涉及半导体器件和存储器件，并且更具体地，涉及包括虚设元件的半导体器件和存储器件。

技术介绍

[0004]半导体器件可以包括在各种电源电压下工作的多个半导体元件，并且多个半导体元件可以设置在根据操作所需的电源电压的电平定义的多个区中。当多个半导体元件布置在用于制造半导体器件的衬底上时，在多个半导体元件之间可以产生额外的空间。考虑到设计规则以及/或者为了限定多个半导体元件中包括的栅极结构之间的间隔，虚设元件可以设置在多个半导体元件之间的空间中。

技术实现思路

[0005]一种半导体器件，包括：多个半导体元件，多个半导体元件中的每一个包括设置在衬底上的有源区、以及与有源区相交并沿平行于衬底的上表面的第一方向延伸的栅极结构；以及至少一个虚设元件，设置在多个半导体元件中的在与第一方向相交的第二方向上彼此相邻的一对半导体元件之间，其中虚设元件包括虚设有源区和与虚设有源区相交并沿第一方向延伸的至少一个虚设栅极结构，其中在第二方向上，虚设有源区的长度小于该对半导体元件中的每一个中包括的有源区的长度。
[0006]一种存储器件，包括：单元区，该单元区包括堆叠在衬底上的栅电极层和绝缘层、以及沿垂直于衬底的上表面的方向延伸、穿过栅电极层和绝缘层并连接到衬底的沟道结构；以及外围电路区，包括通过位线连接到沟道结构的页缓冲器、以及连接在页缓冲器和输入/输出焊盘之间的数据输入/输出电路，其中数据输入/输出电路包括：多个半导体元件，每个半导体元件包括有源区和与有源区相交并沿第一方向延伸的栅极结构；以及至少一个虚设元件，设置在多个半导体元件中的在与第一方向相交的第二方向上彼此相邻的一对半导体元件之间，并且具有虚设有源区和与虚设有源区相交并沿第一方向延伸的虚设栅极结构，其中虚设有源区的面积小于该对半导体元件中的每一个中包括的有源区的面积。
[0007]一种半导体器件，包括：衬底，具有其中设置有标准单元的标准单元区、其中设置有填充单元的填充单元区、以及不同于标准单元区和填充单元区的虚设区；多个半导体元件，多个半导体元件中的每一个包括有源区和与有源区相交并沿平行于衬底的上表面的第一方向延伸的栅极结构，并且多个半导体元件设置在标准单元区中；以及多个虚设元件，多个虚设元件中的每一个包括虚设有源区和与虚设有源区相交并沿第一方向延伸的至少一个虚设栅极结构，并且多个虚设元件设置在填充单元区和虚设区中，其中多个虚设元件包
括设置在虚设区中的至少一个第一虚设元件和设置在填充单元区中的至少一个第二虚设元件，其中在与第一方向相交并平行于衬底的上表面的第二方向上，第一虚设元件中包括的虚设有源区的长度小于第二虚设元件中包括的虚设有源区的长度。
附图说明
[0008]由于通过参考结合附图考虑时的以下详细描述使得本公开及其很多随附方面变得更好理解，因此可以获得对本公开以及很多随附方面的更完整的理解，在附图中：
[0009]图1是示出了根据本专利技术构思的实施例的半导体器件的示意图；
[0010]图2是示出了根据本专利技术构思的实施例的半导体器件中包括的半导体元件的示意图；
[0011]图3A和图3B是示出了根据本专利技术构思的实施例的半导体器件的平面图；
[0012]图4A和图4B是图3A的“A”部分的放大图；
[0013]图5A和图5B是示出了根据本专利技术构思的实施例的半导体器件的示意图；
[0014]图6至图10是示出了根据本专利技术构思的实施例的半导体器件的示意图；
[0015]图11是示出了根据本专利技术构思的实施例的半导体器件的平面图；
[0016]图12和图13是示出了根据本专利技术构思的实施例的半导体器件的平面图；
[0017]图14是示出了图13的局部的放大图；
[0018]图15和图16是示出了根据本专利技术构思的实施例的存储器件的框图；
[0019]图17是示意性地示出了根据本专利技术构思的实施例的存储器件的存储单元阵列的电路图；
[0020]图18和图19是示出了根据本专利技术构思的实施例的存储器件的视图；以及
[0021]图20和图21是示出了根据本专利技术构思的实施例的存储器件的视图。
具体实施方式
[0022]在下文中，将参考附图描述本专利技术构思的实施例。
[0023]图1是示出了根据本专利技术构思的实施例的半导体器件的示意图。
[0024]参考图1，根据本专利技术构思的实施例的半导体器件1可以包括被提供不同电源电压的多个电压区10、20和30。例如，半导体器件1可以包括第一电压区10、第二电压区20和第三电压区30。这是说明性的，并且半导体器件1中包括的电压区10、20和30的类型可以与图1所示的布置不同。例如，半导体器件1可以仅包括两个电压区，或者可以包括四个或更多个电压区。
[0025]在图1所示的布置中，第一电压区10可以接收第一电源电压，第二电压区20可以接收第二电源电压，并且第三电压区30可以接收第三电源电压。例如，第一电源电压可以大于第二电源电压，且第二电源电压可以大于第三电源电压。根据实施例，第一至第三电源电压的电压关系可以进行各种改变。
[0026]多个电压区10、20和30中的每一个可以包括至少一个半导体元件。包括在第一电压区10中的半导体元件11可以在第一电源电压下工作，包括在第二电压区20中的半导体元件21可以在第二电源电压下工作。类似地，包括在第三电压区30中的半导体元件31可以在第三电源电压下工作。
[0027]由于半导体元件11、21和31中的每一个根据不同的电源电压工作，因此半导体元件11、21和31可以具有不同的结构。例如，半导体元件11、21和31中的每一个可以包括形成在衬底上并包括源极区和漏极区的有源区、以及与有源区相交的栅极结构。栅极结构可以包括栅极导电层和栅极绝缘层，并且栅极绝缘层可以在半导体元件11、21和31中的每一个中具有不同的厚度。
[0028]例如，当第二电源电压小于第一电源电压时，第二电压区20的半导体元件21中包括的栅极绝缘层的厚度可以与第一电压区10的半导体元件11中包括的栅极绝缘层的厚度相同。此外，当第二电源电压小于第一电源电压时，第二电压区20的半导体元件21的沟道长度可以小于第一电压区10的半导体元件11的沟道长度。
[0029]图2是示意性地示出了根据本专利技术构思的实施例的半导体器件中包括的半导体元件的视图。
[0030]参考图2，根据本专利技术构思的实施例的半导体器件100可以包括第一半导体元件110和第二半导体元件120。在图2所示的布置中，第一半导体元件110和第二半导体元件120都可以是晶体管，并且都可以形成在包括半导体材料的衬底1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：多个半导体元件，所述多个半导体元件中的每一个包括设置在衬底上的有源区、以及与所述有源区相交并沿平行于所述衬底的上表面的第一方向延伸的栅极结构；以及至少一个虚设元件，设置在所述多个半导体元件中的在与所述第一方向相交的第二方向上彼此相邻的一对半导体元件之间，其中，所述至少一个虚设元件包括虚设有源区以及与所述虚设有源区相交并沿所述第一方向延伸的至少一个虚设栅极结构，以及其中，在所述第二方向上，所述虚设有源区的长度小于所述一对半导体元件中的每一个中包括的有源区的长度。2.根据权利要求1所述的半导体器件，其中，在所述第一方向上，所述虚设有源区的长度等于所述一对半导体元件中的至少一个中包括的有源区的长度。3.根据权利要求2所述的半导体器件，其中，在所述第一方向上，所述一对半导体元件中包括的有源区的边界中的至少一个边界设置在与所述虚设有源区的边界中的至少一个边界相同的位置中。4.根据权利要求1所述的半导体器件，其中，在所述第一方向上，所述虚设有源区的长度不同于所述一对半导体元件中的每一个中包括的有源区的长度。5.根据权利要求4所述的半导体器件，其中，在所述第一方向上，所述虚设有源区的长度长于所述一对半导体元件中的每一个中包括的有源区的长度。6.根据权利要求1所述的半导体器件，其中，在所述一对半导体元件中的每一个中，所述有源区包括设置在所述栅极结构的相对侧上的源极区和漏极区，其中，在所述至少一个虚设元件中，所述虚设有源区包括设置在所述至少一个虚设栅极结构的相对侧上的虚设源极区和虚设漏极区，以及其中，所述源极区和所述漏极区中的每一个的面积分别大于所述虚设源极区和所述虚设漏极区中的每一个的面积。7.根据权利要求6所述的半导体器件，其中，所述源极区或所述漏极区中的至少一个通过有源接触部连接到在垂直于所述衬底的上表面的第三方向上设置在所述多个半导体元件上的布线图案中的至少一个布线图案，以及其中，所述虚设源极区和所述虚设漏极区与所述布线图案电分离。8.根据权利要求7所述的半导体器件，其中，所述源极区或所述漏极区中的至少一个通过两个或更多个有源接触部连接到所述至少一个布线图案。9.根据权利要求1所述的半导体器件，其中，所述多个半导体元件包括设置在被提供第一电源电压的低电压区中的低电压元件、以及设置在被提供第二电源电压的高电压区中的高电压元件，其中所述第二电源电压大于所述第一电源电压，以及其中，所述一对半导体元件是所述低电压元件。10.根据权利要求9所述的半导体器件，其中，所述至少一个虚设元件仅设置在所述低电压区中。11.根据权利要求1所述的半导体器件，其中，所述至少一个虚设栅极结构包括在所述第二方向上彼此分开的一对虚设栅极结构。12.一种存储器件，包括：
单元区，包括堆叠在衬底上的栅电极层和绝缘层、以及沿垂直于所述衬底的上表面的方向延伸、穿过所...

【专利技术属性】
技术研发人员：金昶汎，金成勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：