一种低米勒电容IGBT及其制作方法技术

涉及半导体器件制造技术领域，一种低米勒电容IGBT及其制作方法，包括芯片，所述芯片表层设置有若干个环形沟槽和单胞沟槽，所述环形沟槽和单胞沟槽内部分别设置栅氧化层和多晶硅层，所述单胞沟槽内的多晶硅层中间打孔填充硼磷硅玻璃材料，本发明专利技术通过在IGBT的栅极多晶硅POLY上刻蚀沟槽，使栅电极与集电极的正对面积减小64%，从而降低米勒电容，可有效提升IGBT的开关速度、增加栅极电压的开关稳定性，同时不影响IGBT器件耐压、导通压降和短路等性能参数。并且可使用先进工艺，比如聚焦离子束刻蚀（FIB），增大填充层的直径，进一步减小栅电极与集电极的正对面积。集电极的正对面积。集电极的正对面积。

【技术实现步骤摘要】
一种低米勒电容IGBT及其制作方法


[0001]本专利技术涉及半导体器件制造
，具体为一种低米勒电容IGBT及其制作方法。

技术介绍

[0002]绝缘栅双极型晶体管IGBT做为电力电子装置的“CPU”，是能源变换与传输的核心部件，自专利技术以来，就朝着低损耗、高频率的方向发展。IGBT作为电压控制型器件，开关过程中需要给栅极加电压，常规IGBT的栅极开通电压为15V，关断电压为
‑
15V。然而栅极并不是独立存在的，它会与集电极之间形成一个电容，即输入电容C
GC
，也叫做米勒电容。根据电压与电容的关系：U=Q/C（式中U为电压，Q为电量，C为电容），可知电容越小，栅极开关过程中充放电所需电量越少，IGBT的开关速度也越快。根据电容的计算公式：C=εS/d（式中C为电容，ε为极板间介质的介电常数，S为极板间的正对面积，d为极板间的距离），可知极板间的正对面积S越小，则电容C越小。
[0003]目前主流沟槽式IGBT的栅电极面积由于刻蚀工艺问题，沟槽开孔尺寸需做的比较大，才能保证沟槽的深度及垂直度，从而保证栅极的正常运行，这也导致了极板间的正对面积比较大，即米勒电容比较大，引起开关速度慢、开关时栅极电压震荡严重等问题。

技术实现思路

[0004]本专利技术的目的在于提供一种低米勒电容IGBT及其制作方法，以解决IGBT的栅电极面积较大，米勒电容也比较大，导致开关速度慢、开关时栅极电压震荡严重的问题。
[0005]为实现上述目的，本专利技术提供如下技术方案：一种低米勒电容IGBT及其制作方法，包括芯片，所述芯片表层设置有若干个环形沟槽和单胞沟槽，所述环形沟槽和单胞沟槽内部分别设置栅氧化层和栅极多晶硅层，所述单胞沟槽内的栅极多晶硅层中间打孔填充硼磷硅玻璃材料。通过在栅极多晶硅层中间打孔，减小栅极与集电极的正对面积，从而降低米勒电容。
[0006]优选的，所述环形沟槽和单胞沟槽内壁设置有栅氧化层，栅氧化层厚度800
‑
1000埃。
[0007]优选的，沟槽深度6μm，直径1.5μm。
[0008]优选的，所述单胞沟槽内多晶硅层中间打孔，孔深度5.5μm，直径1.2μm。
[0009]优选的，所述填充层具体采用硼磷硅玻璃材料。
[0010]一种低米勒电容IGBT的制作方法，包括以下步骤：S1、首先，在N型单晶圆片的硅衬底的表面上形成掩膜，穿过掩膜朝向硅衬底的内部蚀刻成沟槽；掩膜为氮化硅层或二氧化硅层；对于氮化硅层为掩膜时，湿法腐蚀使用的腐蚀液为磷酸；二氧化硅层为掩膜时，所述湿法腐蚀使用的腐蚀液为氢氟酸的水溶液；所选N型单晶硅片厚度300~600μm，掺杂浓度10
13
~10
14
个/cm3；刻蚀单胞沟槽的深度6μm，直径1.5μm；
S2、然后在沟槽内壁、底部及整个芯片表面生长一层栅氧化层，栅氧化层氧化温度为1000~1200摄氏度，沟槽内壁栅氧化层的厚度为800~1000埃，沟槽底部栅氧化层的厚度为1μm；S3、然后在环形沟槽和单胞沟槽内沉积栅极多晶硅层，沉积温度800~1000摄氏度；S4、然后刻蚀芯片表面的栅氧化层露出衬底，并在单胞沟槽内的栅极多晶硅层中间刻蚀填充层沟槽，填充层沟槽深度5.5μm，直径1.2μm；S5、然后在芯片内注入P型杂质并推结形成半导体的P阱区；离子注入能量300~600kev，注入剂量10
12
~10
14
个/cm2，退火温度为950~1200摄氏度，退火时间40~60分钟；S6、对形成有P阱的衬底上进行N型杂质源注入并光刻后推结形成N+阱；离子注入能量300~600kev，注入剂量10
12
~10
14
个/cm2，退火温度为950~1200摄氏度，退火时间40~60分钟；S7、然后在栅极沟槽内填充硼磷硅玻璃材料；通过低压淀积氧化硅(LPTEOS)沉积，在硅片表面沉积一层绝缘层ILD；S8、然后在芯片表面开接触孔并镀金属层做发射极金属；金属层包括电镀金属层和溅射金属层；金属层材料为Al/Cu；S9、最后在芯片背面做减薄，减薄后芯片厚度110~130μm；注入N型杂质制作场截止FS层，离子注入能量300~600kev，注入剂量10
12
~10
15
个/cm2；注入P型杂质制作P+集电极，离子注入能量50~150kev，注入剂量10
12
~10
15
个/cm2；淀积金属制作集电极，金属层材料为Al/Ti/Ni/Ag；即可制成低米勒电容IGBT。
[0011]与现有技术相比，本专利技术的有益效果是：本专利技术通过在IGBT的栅极多晶硅POLY上刻蚀沟槽，使栅电极与集电极的正对面积减小64%，从而降低米勒电容，可有效提升IGBT的开关速度、增加栅极电压的开关稳定性，同时不影响IGBT器件耐压、导通压降和短路等性能参数。并且可使用先进工艺，比如聚焦离子束刻蚀（FIB），增大填充层的直径，进一步减小栅电极与集电极的正对面积。
附图说明
[0012]图1为本专利技术低米勒电容IGBT的整体结构示意图；图2为本专利技术低米勒电容IGBT的制作方法中步骤S1形成的IGBT剖视图；图3为本专利技术低米勒电容IGBT的制作方法中步骤S2形成的IGBT剖视图；图4为本专利技术低米勒电容IGBT的制作方法中步骤S3形成的IGBT剖视图；图5为本专利技术低米勒电容IGBT的制作方法中步骤S4形成的IGBT剖视图；图6为本专利技术低米勒电容IGBT的制作方法中步骤S5形成的IGBT剖视图；图7为本专利技术低米勒电容IGBT的制作方法中步骤S6形成的IGBT剖视图；图8为本专利技术低米勒电容IGBT的制作方法中步骤S7形成的IGBT剖视图；图9为本专利技术低米勒电容IGBT的制作方法中步骤S8形成的IGBT剖视图；图10为本专利技术低米勒电容IGBT的制作方法中步骤S9形成的IGBT剖视图。
[0013]图中：10
‑
芯片；11
‑
环形沟槽；12
‑
单胞沟槽；13
‑
栅氧化层；14
‑
栅极多晶硅层；15
‑
栅极沟槽；16
‑
填充层；20
‑
绝缘层；30
‑
N+阱；40
‑
发射极金属；50
‑
集电极金属。
具体实施方式
[0014]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0015]实施例1：请参阅图1，本专利技术提供一种技术方案：一种低米勒电容IGBT，包括芯片10，芯片10顶端蚀刻有若干个环形沟槽11和单胞沟槽12，环形沟槽11和单胞沟槽12数量是本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低米勒电容IGBT，包括芯片（10），所述芯片（10）表层设置有终端区和有源区，所述芯片（10）表层设置有若干个环形沟槽（11）和单胞沟槽（12），所述环形沟槽（11）位于终端区，所述单胞沟槽（12）位于终端区a之间的有源区，其特征在于：所述单胞沟槽（12）内部设置有栅氧化层（13）和栅极多晶硅层（14），所述环形沟槽（11）内部设置有栅氧化层（13）和栅极多晶硅层（14），所述栅极多晶硅层（14）表面设置有栅极沟槽（15）。2.根据权利要求1所述的一种低米勒电容IGBT，其特征在于：所述栅极沟槽（15）的栅极多晶硅层（14）中间打孔制作填充层（16），所述芯片（10）表面沉积有绝缘层（20）。3.根据权利要求1所述的一种低米勒电容IGBT，其特征在于：所述芯片（10）表面通过接触孔连接有发射极金属（40）。4.根据权利要求1所述的一种低米勒电容IGBT，其特征在于：所述芯片（10）底面有集电极金属（50）。5.根据权利要求2所述的一种低米勒电容IGBT，其特征在于：所述填充层（16）具体采用硼磷硅玻璃材料BPSG。6.一种低米勒电容IGBT的制作方法，其特征在于：包括以下步骤：S1、首先，在N型单晶圆片的硅衬底的表面上形成掩膜，穿过掩膜朝向硅衬底的内部蚀刻成沟槽；掩膜为氮化硅层或二氧化硅层；对于氮化硅层为掩膜时，湿法腐蚀使用的腐蚀液为磷酸；二氧化硅层为掩膜时，所述湿法腐蚀使用的腐蚀液为氢氟酸的水溶液；所选N型单晶硅片厚度300~600μm，掺杂浓度10
13
~10
14
个/cm3；刻蚀单胞沟槽的深度6μm，直径1.5μm；S2、然后在沟槽内壁、底部及整个芯片表面生长一层栅氧化层，栅氧化层氧化温度为1000~1200摄氏度，沟槽内壁栅氧化层的厚度...

【专利技术属性】
技术研发人员：翟露青，
申请(专利权)人：淄博美林电子有限公司，
类型：发明
国别省市：