一种雷达信号处理系统及低延迟矩阵转置处理装置和方法制造方法及图纸

本发明专利技术公开了一种雷达信号处理系统及低延迟矩阵转置处理装置和方法，方法包括：将外设DDR3划分为多个缓存矩阵块，且多个缓存矩阵块顺序操作；接收外部数据并将所述外部数据的位宽和时钟域转换到外设DDR3处理所需的位宽和时钟域；判断间隔地址写入速率是否大于等于数据输入速率，如果是，则采用一直间隔地址写入方式将数据写入缓存矩阵块，否则采用少数连续地址写入和多数间隔地址写入相结合的方式将数据写入缓存矩阵块；采用连续地址读取方式从缓存矩阵块中将待转置矩阵数据转置读出。本发明专利技术结合实际处理情况和外设DDR3读写效率，针对不同矩阵大小情况，实现矩阵转置的最短延迟，从而在同等条件下，具有最快速度完成矩阵转置的能力。转置的能力。转置的能力。

【技术实现步骤摘要】
一种雷达信号处理系统及低延迟矩阵转置处理装置和方法


[0001]本专利技术涉及雷达信号处理
，具体涉及一种雷达信号处理系统及低延迟矩阵转置处理装置和方法。

技术介绍

[0002]在雷达信号处理中，为了提高SNR（信噪比）增加对目标的检测概率常常采用相参积累和非相参积累的方式对样本进行积累。在脉冲积累的过程中，会将数据分为两个一维的处理过程来实现，因此在处理过程中需要对数据的维度进行转置操作。随着对目标的探测距离和探测精度的提高，回波数据量随之变大，对数据缓存器的容量和矩阵转置效率的要求相应提高。
[0003]现有已提出各种数据转置技术，例如，基于“固定矩阵分割”法来实现矩阵转置处理，该技术通过在FPGA内部占用一个大小为64
×
64的双口RAM来实现矩阵的转置处理，矩阵转置处理过程为：首先将原始矩阵数据分割成64
×
64的小块矩阵，接着将这些小块矩阵分为对角模式矩阵块、非对称对角模式矩阵块和非对称非对角模式矩阵块三个类型；然后将这些小块矩阵的数据依次读入到双口RAM中，根据小块矩阵的不同类型对双口RAM的读写地址进行不同操作，实现对不同小块矩阵的转置处理，最终实现了整个矩阵的转置处理。该技术利用FPGA内部自身存储器实现矩阵的转置，具有读写速率高、操作方便等优点。但是当需转置的矩阵较大时，就需要更换资源更大的FPGA平台，即该现有技术受限于FPGA内部存储资源。而为了解决受FPGA内部存储资源限制的问题，现有提出了借助于DDR3的优点，通过外设DDR3来弥补FPGA内部存储资源不足的问题，并将DDR3存储区域划分为若干个Bank，将连续数据帧顺序输入DDR3中，每个数据帧写入一个Bank内；数据个数为M
×
N的待转置矩阵，将每行N个元素分解为R
×
C，得到M个R
×
C的分块矩阵；写操作过程中，不同分块矩阵之间按时间顺序写入，每个分块矩阵内部按照行顺序写入，不同行之间跳行写入；读操作过程中，顺序读取各个分块矩阵相同地址的数据，直到数据读取完成。该技术使矩阵转置时的读写速率得到均衡，通过尽量少的跳行读写，提升整体的效率。然而，该方法只是单纯的考虑读写均衡，并未考虑实际雷达信号处理过程中，对矩阵转置的时效性要求。

技术实现思路

[0004]为了解决现有技术无法在保证读写均衡的同时提高数据转置的时效性问题，本专利技术提供了一种低延迟矩阵转置处理方法。本专利技术结合实际处理情况和外设DDR3读写效率，针对不同矩阵大小情况，实现矩阵转置的“最短延迟”，从而在同等条件下，具有最快速度完成矩阵转置的能力。
[0005]本专利技术通过下述技术方案实现：一种低延迟矩阵转置处理方法，包括：将外设DDR3划分为多个缓存矩阵块，且多个缓存矩阵块顺序操作；接收外部数据并将所述外部数据的位宽和时钟域转换到所述外设DDR3处理所需
的位宽和时钟域；判断间隔地址写入速率是否大于等于数据输入速率，如果是，则采用一直间隔地址写入方式将数据写入缓存矩阵块，否则采用少数连续地址写入和多数间隔地址写入相结合的方式将数据写入缓存矩阵块；采用连续地址读取方式从缓存矩阵块中将待转置矩阵数据转置读出；所述一直间隔地址写入方法为：根据待转置矩阵大小，将缓存矩阵块划分为多个分块矩阵A，每个分块矩阵A内为连续地址空间存放同一列数据，多个分块矩阵A是顺序排列，同一行数据按顺序存放在不同分块矩阵A的相同地址；所述少数连续地址写入和多数间隔地址写入相结合的方式为：根据待转置矩阵大小，将缓存矩阵块划分为多个分块矩阵B，每个分块矩阵B存放s列数据，多个分块矩阵B是顺序排列的，同一行数据连续s个数据连续地址写入同一个分块矩阵B，然后采用间隔地址的方式，s为大于等于2的整数。
[0006]作为优选实施方式，本专利技术的将外设DDR3划分为多个缓存矩阵块，具体为：根据最大的待转置矩阵大小确定缓存矩阵块的数据缓存容量；根据外设DDR3容量大小，计算缓存矩阵块的个数；多个缓存矩阵块顺序操作，具体为：将待转置矩阵数据依次存放到多个缓存矩阵块中进行转置操作，在读上一个缓存矩阵块的数据时，若监测到有新的待转置矩阵数据输入则写入到下一个缓存矩阵块。
[0007]作为优选实施方式，本专利技术的数据输入速率等于数据等效位宽乘以数据输入时钟；所述间隔地址写入速率等于外设DDR3数据处理位宽乘以外设DDR3数据处理时钟乘以间隔地址操作效率。
[0008]作为优选实施方式，本专利技术的采用连续地址读取方式从缓存矩阵块中将待转置矩阵数据转置读出，具体包括：如果采用一直间隔地址写入方式将数据写入缓存矩阵块，则采用连续地址读取方式A将数据转置读出：即按照地址顺序读出多个分块矩阵A的所有数据，使得待转置矩阵的数据按列输出；且在读的过程中监测到有新的待转置矩阵数据输入，则将新的待转置矩阵数据采用一直间隔地址写入方式或少数连续地址写入和多数间隔地址写入相结合的方式写入下一个缓存矩阵块，之后继续当前转置读出操作。
[0009]作为优选实施方式，本专利技术的采用连续地址读取方式从缓存矩阵块中将待转置矩阵数据转置读出，具体包括：如果采用少数连续地址写入和多数间隔地址写入相结合的方式将数据写入缓存矩阵块，则采用连续地址读取方式B将回波数据转置读出：即按照地址顺序读出多个分块矩阵B的所有数据，同时完成串并转换使得待转置矩阵的数据按列输出；且在读的过程中监测到有新的待转置矩阵数据输入，则将新的待转置矩阵数据采用一直间隔地址写入方式或少数连续地址写入和多数间隔地址写入相结合的方式写入下一个缓存矩阵块，之后继续当前转置读出操作。
[0010]作为优选实施方式，本专利技术的方法还包括：
对转置读出的数据进行格式转换后输出至后端信号处理模块处理。
[0011]作为优选实施方式，本专利技术的对转置读出的数据进行格式转换后输出至后端信号处理模块处理，具体包括：如果采用一直间隔地址写入方式将数据写入缓存矩阵块，则将转置读出的数据转换为后端信号处理模块所需的时钟域和位宽后直接输出；如果采用少数连续地址写入和多数间隔地址写入相结合的方式将数据写入缓存矩阵块，则将转置读出的数据转换为后端信号处理模块所需的时钟域和位宽，同时还需要进行串并转换处理后再输出。
[0012]第二方面，本专利技术提出了一种低延迟矩阵转置处理装置，该装置用于实施上述转置处理方法，由FPGA模块和外设DDR3器件组成；所述FPGA模块包括时序控制单元、输入数据转换单元、写地址控制单元、读地址控制单元、DDR3逻辑控制单元和输出数据转换单元；所述时序控制单元用于为所述输入数据转换单元、写地址控制单元、读地址控制单元、DDR3逻辑控制单元和输出数据转换单元提供工作时序；所述输入数据转换单元用于接收外部数据并对其进行格式转换；所述写地址控制单元用于控制所述DDR3逻辑控制单元将所述输入数据转换单元的数据写入所述外设DDR3器件中；所述读地址控制单元用于控制所述DDR3逻辑控制单元将所述外设DDR3器件存储的数据转置读出至所述输出数据转换单元；所述输出数据转换单元将转置本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低延迟矩阵转置处理方法，其特征在于，包括：将外设DDR3划分为多个缓存矩阵块，且多个缓存矩阵块顺序操作；接收外部数据并将所述外部数据的位宽和时钟域转换到所述外设DDR3处理所需的位宽和时钟域；判断间隔地址写入速率是否大于等于数据输入速率，如果是，则采用一直间隔地址写入方式将数据写入缓存矩阵块，否则采用少数连续地址写入和多数间隔地址写入相结合的方式将数据写入缓存矩阵块；采用连续地址读取方式从缓存矩阵块中将待转置矩阵数据转置读出；所述一直间隔地址写入方法为：根据待转置矩阵大小，将缓存矩阵块划分为多个分块矩阵A，每个分块矩阵A内为连续地址空间存放同一列数据，多个分块矩阵A是顺序排列，同一行数据按顺序存放在不同分块矩阵A的相同地址；所述少数连续地址写入和多数间隔地址写入相结合的方式为：根据待转置矩阵大小，将缓存矩阵块划分为多个分块矩阵B，每个分块矩阵B存放s列数据，多个分块矩阵B是顺序排列的，同一行数据连续s个数据连续地址写入同一个分块矩阵B，然后采用间隔地址的方式，s为大于等于2的整数。2.根据权利要求1所述的一种低延迟矩阵转置处理方法，其特征在于，将外设DDR3划分为多个缓存矩阵块，具体为：根据最大的待转置矩阵大小确定缓存矩阵块的数据缓存容量；根据外设DDR3容量大小，计算缓存矩阵块的个数；多个缓存矩阵块顺序操作，具体为：将待转置矩阵数据依次存放到多个缓存矩阵块中进行转置操作，在读上一个缓存矩阵块的数据时，若监测到有新的待转置矩阵数据输入则写入到下一个缓存矩阵块。3.根据权利要求1所述的一种低延迟矩阵转置处理方法，其特征在于，所述数据输入速率等于数据等效位宽乘以数据输入时钟；所述间隔地址写入速率等于外设DDR3数据处理位宽乘以外设DDR3数据处理时钟乘以间隔地址操作效率。4.根据权利要求1所述的一种低延迟矩阵转置处理方法，其特征在于，采用连续地址读取方式从缓存矩阵块中将待转置矩阵数据转置读出，具体包括：如果采用一直间隔地址写入方式将数据写入缓存矩阵块，则采用连续地址读取方式A将数据转置读出：即按照地址顺序读出多个分块矩阵A的所有数据，使得待转置矩阵的数据按列输出；且在读的过程中监测到有新的待转置矩阵数据输入，则将新的待转置矩阵数据采用一直间隔地址写入方式或少数连续地址写入和多数间隔地址写入相结合的方式写入下一个缓存矩阵块，之后继续当前转置读出操作。5.根据...

【专利技术属性】
技术研发人员：苟力，李灿，林靖，王刚，何禹涛，
申请(专利权)人：北京天地一格科技有限公司，
类型：发明
国别省市：