一种低损耗MOSFET器件及其制造方法技术

本发明专利技术涉及一种低损耗功率MOSFET器件及其制造方法。本发明专利技术在第一导电类型衬底上方设有第一导电类型外延层，在第一导电类型外延层内设有纵向沟槽，纵向沟槽内设有第一栅极和第二栅极，在第一导电类型外延层表面设有第二导电类型体区，在第二导电类型体区下方设有第二导电类型埋层，第二导电类型体区中设有第一导电类型源极和第二导电类型源极，第一导电类型源极和纵向沟槽相接，在纵向沟槽水平延伸的方向上，第二导电类型体区中还设有与纵向沟槽相邻的第一导电类型漏极。本发明专利技术提供的低损耗功率MOSFET器件降低了器件纵向漏电流，减小了器件静态功耗，提高了器件可靠性。提高了器件可靠性。提高了器件可靠性。

【技术实现步骤摘要】
一种低损耗MOSFET器件及其制造方法


[0001]本专利技术涉及一种半导体器件及其制作方法，尤其是一种低损耗功率MOSFET器件及其制造方法。

技术介绍

[0002]功率MOSFET器件一般分为横向功率MOSFET器件和纵向功率MOSFET器件两种，横向功率MOSFET器件易于集成，一般用在BCD工艺中，适用于模拟集成电路中以实现各种功能。纵向功率MOSFET器件一般作为开关器件单独使用，其耐压部分位于器件内部，和相同电流级别的横向功率MOSFET器件相比，其芯片面积能大幅减小，然而纵向功率MOSFET器件不能和其他器件集成，也就不能通过电路实现各种功能。
[0003]随着对于各种具有复杂功能功率器件的需求，各大厂商如Infineon、Onsemi和TI等都推出了将横向功率MOSFET器件和纵向功率MOSFET器件集成在一起的工艺，该工艺特别适用于带保护和驱动功能的功率MOSFT器件或智能负载开关等芯片，上述芯片实现了模拟电路和纵向功率器件的单片集成，将各种保护功能以及驱动功能和纵向功率器件集成在一起，在系统应用时，可以不需要额外搭配保护或者驱动芯片，极大减小了系统设计的复杂性，提高了系统的可靠性。
[0004]对于上述工艺而言，横向功率器件在导通时，会面临电流从器件表面向器件内部发生漏电的问题，使得横向功率器件的漏极电流减小，电流从背面的衬底金属（即纵向功率器件的漏极金属）中流出，降低了横向功率器件的电流能力，增加了纵向功率器件的漏电，增加了系统的整体功耗。

技术实现思路

[0005]本专利技术的目的是提供一种低损耗功率MOSFET器件及其工艺方法，能够减小器件纵向漏电，降低器件静态损耗，提高器件可靠性。
[0006]为实现以上技术目的，本专利技术的技术方案是：一种低损耗功率MOSFET器件，包括衬底金属，在所述衬底金属上设有第一导电类型衬底，在所述第一导电类型衬底上设有第一导电类型外延层，在所述第一导电类型外延层中设有纵向沟槽，所述纵向沟槽内还设有由多晶硅材质组成的第一栅极和第二栅极，所述第一栅极位于纵向沟槽上部，所述第二栅极位于纵向沟槽下部，所述第一导电类型外延层表面还设有第二导电类型体区，在所述第二导电类型体区下方还设有第二导电类型埋层，在所述第二导电类型体区表面还设有重掺杂的第一导电类型源极和第二导电类型源极，所述重掺杂的第一导电类型源极一侧与所述纵向沟槽相接，所述重掺杂的第一导电类型源极另一侧与所述重掺杂的第二导电类型源极相接，在纵向沟槽水平延伸的方向上，在所述第一导电类型外延层表面还设有第一导电类型漏极，所述第一导电类型漏极与所述纵向沟槽相接，所述第一导电类型外延层和纵向沟槽表面还设有绝缘介质，所述绝缘介质表面还设有源极金属和漏极金属，所述源极金属穿过绝缘介质和重掺杂的第一导电类型源极和第二导电类型源极相连，所述漏极金属穿过绝缘
介质和重掺杂的第一导电类型漏极相连。
[0007]在本专利技术的一种实施方式中，所述第一栅极和第二栅极之间有二氧化硅隔离。
[0008]在本专利技术的一种实施方式中，所述纵向沟槽由二氧化硅绝缘材质组成。
[0009]在本专利技术的一种实施方式中，所述第二导电类型埋层浓度高于所述第二导电类型体区浓度。
[0010]在本专利技术的一种实施方式中，对于N型功率半导体器件，所述第一导电类型为N型，所述第二导电类型为P型；对于P型功率半导体器件，所述第一导电类型为P型，所述第二导电类型为N型。
[0011]本专利技术还提供一种低损耗功率MOSFET器件的制作方法，包括如下步骤：步骤一：选取第一导电类型衬底材料并在其表面外延生长第一导电类型外延层；步骤二：利用掩膜窗口，借助高能注入的方式，在第一导电类型外延层表面注入第二导电类型离子形成第二导电类型埋层，在所述第一导电类型外延层的上表面选择性刻蚀出纵向沟槽；步骤三：在纵向沟槽内生长由二氧化硅材质组成的氧化层，再在纵向沟槽内填充多晶硅至第一导电类型外延层表面；步骤四：将所述第一导电类型外延层表面的多晶硅去除，进一步刻蚀纵向沟槽内的多晶硅形成第二栅极，再在纵向沟槽内进行氧化层的淀积至第一导电类型外延层表面；步骤五：刻蚀纵向沟槽内的氧化层，再在所述纵向沟槽内进行栅极氧化层的生长形成第一栅极的栅极氧化层；步骤六：在所述纵向沟槽内再次填充多晶硅至第一导电类型外延层表面，形成第一栅极，并将多余的多晶硅去除；步骤七：在所述第一导电类型外延层表面注入第二导电类型离子，经高温退火形成第二导电类型体区，利用掩膜窗口，在第二导电类型体区表面分别注入高浓度的第一导电类型离子和第二导电类型离子，经高温退火后，形成重掺杂的第一导电类型源极、第一导电类型漏极和第二导电类型源极。
[0012]步骤八：在所述第一导电类型外延层表面和所述纵向沟槽表面淀积绝缘介质，然后在绝缘介质上选择性刻蚀出通孔，接着淀积金属并选择性刻蚀金属，形成源极金属、栅极金属和漏极金属，在第一导电类型衬底下方淀积金属形成衬底金属。
[0013]在本专利技术的一种实施方式中，所述第二导电类型埋层在形成第二导电类型体区前通过高能离子注入的方式形成；或在形成第二导电类型体区之后通过高能离子注入的方式形成。
[0014]与现有技术相比，本专利技术的主要优点在于：在本专利技术器件导通时，衬底金属接高压时，高浓度的第二导电类型埋层和第一导电类型外延层耗尽时，不会全部耗尽，避免电流直接通过耗尽区流入衬底金属，减小了器件漏电并降低了器件的静态损耗。
附图说明
[0015]为了使本专利技术的内容更容易被清楚的理解，下面根据本专利技术的具体实施例并结合附图，对本专利技术作进一步详细的说明，其中图1为本专利技术器件结构去除绝缘介质和表面金属的三维结构图。
[0016]图2为本专利技术器件结构的三维结构图。
[0017]图3集成了传统横向功率MOSFET器件和纵向功率MOSFE器件并去除绝缘介质和表面金属的三维结构图。
[0018]图4集成了本专利技术器件结构和纵向功率MOSFE器件并去除绝缘介质和表面金属的三维结构图。
具体实施方式
[0019]需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本专利技术。
[0020]为了使本领域技术人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。
[0021]需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低损耗功率MOSFET器件，包括衬底金属，在所述衬底金属上设有第一导电类型衬底，在所述第一导电类型衬底上设有第一导电类型外延层，在所述第一导电类型外延层中设有纵向沟槽，所述纵向沟槽内还设有由多晶硅材质组成的第一栅极和第二栅极，所述第一栅极位于纵向沟槽上部，所述第二栅极位于纵向沟槽下部，所述第一导电类型外延层表面还设有第二导电类型体区；其特征在于，在所述第二导电类型体区下方还设有第二导电类型埋层，在所述第二导电类型体区表面还设有重掺杂的第一导电类型源极和第二导电类型源极，所述重掺杂的第一导电类型源极一侧与所述纵向沟槽相接，所述重掺杂的第一导电类型源极另一侧与所述重掺杂的第二导电类型源极相接，在纵向沟槽水平延伸的方向上，在所述第一导电类型外延层表面还设有第一导电类型漏极，所述第一导电类型漏极与所述纵向沟槽相接。2.根据权利要求1所述的一种低损耗功率MOSFET器件，其特征在于，所述第一导电类型外延层和纵向沟槽表面还设有绝缘介质，所述绝缘介质表面还设有源极金属和漏极金属。3.根据权利要求2所述的一种低损耗功率MOSFET器件，其特征在于，所述源极金属穿过绝缘介质和重掺杂的第一导电类型源极和第二导电类型源极相连，所述漏极金属穿过绝缘介质和重掺杂的第一导电类型漏极相连。4.根据权利要求1所述的一种低损耗功率MOSFET器件，其特征在于，所述第一栅极和第二栅极之间有二氧化硅隔离。5.根据权利要求1所述的一种低损耗功率MOSFET器件，其特征在于，所述纵向沟槽由二氧化硅绝缘材质组成。6.根据权利要求1所述的一种低损耗功率MOSFET器件，其特征在于，所述第二导电类型埋层浓度高于所述第二导电类型体区浓度。7.根据权利要求1
‑
6任一项所述的一种低损耗功率MOSFET器件，其特征在于，对于N型功率半导体器件，所述第一导电类型为N型，所述第二导电类型为P型；对于P...

【专利技术属性】
技术研发人员：朱袁正，杨卓，黄薛佺，张允武，陆扬扬，
申请(专利权)人：国硅集成电路技术无锡有限公司，
类型：发明
国别省市：