一种低功率基站前端射频模块的芯片结构制造技术

本实用新型专利技术公开了一种低功率基站前端射频模块的芯片结构，属于微波与射频领域，本实用新型专利技术将现有射频前端采用的一个数字预失真元件处理一条信道的结构，改为一个数字预失真元件同时处理多条信道结构。最大限度减少了数字预失真元件的数量，从而解决了现有技术存在的射频前端大量元器件密集堆列带来能耗高、数字预失真器的处理效率低及后期维护难等问题。具有体积小、低功耗、低成本等优点，且该芯片结构内部装配简单、易于集成。在上述基础上，通过新增的工作状态校正模块调整模拟预失真元件工作状态，提升了输出射频信号的精度和稳定性。性。性。

【技术实现步骤摘要】
一种低功率基站前端射频模块的芯片结构


[0001]本技术涉及微波与射频领域，尤其涉及一种低功率基站前端射频模块的芯片结构。

技术介绍

[0002]5G基站的铺设是5G技术应用落地的基础，也是提升5G通信应用的重要手段，随着5G基站的大量建设使得5G基站能耗高的问题日益凸显。
[0003]目前5G基站能耗主要集中在基站、传输、电源和机房空调四个部分。在基站能耗中，负责处理信号编码的基带单元(BBU)的功耗相对较小，射频前端模块(RRU/AAU)的功耗相对较大。射频前端模块主要由模拟预失真单元、移相器和功率放大器组成，并且其结构特点为一个数字预失真单元处理一条信道。这样的传统结构必然导致射频前端大量元器件密集堆列，由此带来如下问题：
[0004]1、能耗高；
[0005]2、密集的元器件热耗散速度缓慢，使得线性元器件的线性化特性被改变，降低了数字预失真器的处理效率；
[0006]3、线路复杂不利于后期维护。

技术实现思路

[0007]本技术的目的在于：提供一种低功率基站前端射频模块的芯片结构,以解决目前射频前端大量元器件密集堆列带来的问题之一。
[0008]为是实现上述目的，本技术采用如下技术方案：
[0009]一种低功率基站前端射频模块的芯片结构，包括FPGA芯片、载波产生单元、工作状态校正模、数模转换器、混频器、低噪声放大器LNA和射频信号放大组；
[0010]所述FPGA芯片由数字预失真元件、交互控制单元和载波控制单元组成；数字预失真元件的输入端接外部提供的数字信号，输出端分别连接数模转换器的输入端和交互控制单元的第一输入端，用于对接收的数字信号进行预失真处理；交互控制单元的第二输入端接外部输入的工作状态数据，输出端连接载波控制单元的输入端，根据接收的预失真处理后的数据和工作状态数据生成载波控制数据；载波控制单元的输出端连接载波产生单元的输入端的第一输入端，用于对接收的载波控制数据进行读取，并输出读取结果；
[0011]所述数模转换器的输出端连接混频器的第一输入端，用于将预失真处理后的数字信号转换为模拟信号；
[0012]所述载波产生单元的第二输入端接外部设备输入的频率参数，第一输出端连接混频器的第二输入端，第二输出端连接工作状态校正模块的输入端；根据载波控制单元提供的读取结果和频率参数生成合适5G通信频率的载波信号；
[0013]所述混频器的输出端经低噪声放大器LNA连接射频信号放大组，混频器用于将载波信号和模拟信号进行混频；低噪声放大器LNA用于对混频后的信号进行放大；
[0014]所述射频信号放大组由N个进行模拟预失真处理的信号处理模块组成，每个信号处理模块的输入端均与低噪声放大器LNA的输出端连接，输出端分别对应一个天线接口；每个信号处理模块均由依次串联的一个移相器、一个模拟预失真处理单元和一个功率放大器组成，移相器用于对低噪声放大器LNA放大后的信号进行相位调整；模拟预失真处理单元对相位调整后的信号进行模拟预失真处理；功率放大器用于对模拟预失真处理后的信号进行放大后输出至天线接口；
[0015]所述工作状态校正模块的具有N个输出端，N个输出端分别与射频信号放大组中的N个模拟预失真元件一一对应连接，用于根据接收的载波信号对模拟预失真元件进行校正。
[0016]进一步的，所述数字预失真元件的输入端采用I
‑
Pex接口，交互控制单元的输入端和天线接口均采用以太网接口，载波产生单元的第二输入端采用SMA接口。
[0017]进一步的，所述N≥4。
[0018]本技术将现有射频前端采用的一个数字预失真元件处理一条信道的结构，改为一个数字预失真元件同时处理多条信道结构。最大限度减少了数字预失真元件的数量，从而解决了现有技术存在的射频前端大量元器件密集堆列带来能耗高、数字预失真器的处理效率低及后期维护难等问题。具有体积小、低功耗、低成本等优点，且该芯片结构内部装配简单、易于集成。在上述基础上，配合新增的工作状态校正模块调整模拟预失真元件工作状态，提升了输出射频信号的精度和稳定性。
附图说明
[0019]图1为本技术中电路结构的结构示意图；
[0020]附图标记：
[0021]附图标号说明：数字预失真元件的输入端1、FPGA芯片2、数模转换器3、混频器4、低噪声放大器LNA5、射频信号放大组6、天线接口7、载波产生单元的第二输入端8、交互控制单元的输入端9、载波产生单元10、工作状态校正模块11，数字预失真元件201、载波控制单元202、交互控制单元203，移相器601、模拟预失真元件602、功率放大器603。
具体实施方式
[0022]在本技术实施例记载中，需要说明的是，除非另有说明和限定，术语“连接”应做广义理解，例如，可以是电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
[0023]需要说明的是，本技术实施例所涉及的术语“第一\第二\第三”仅仅是是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序。应该理解“第一\第二\第三”区分的对象在适当情况下可以互换，以使这里描述的本技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
[0024]如图1所示，本实施例提供的一种低功率基站前端射频模块的芯片结构,包括FPGA芯片2、载波产生单元10、工作状态校正模块11、数模转换器3、混频器4、低噪声放大器LNA5、和射频信号放大组6。
[0025]所述FPGA芯片2由数字预失真元件201、交互控制单元203和载波控制单元202组成。数字预失真元件的输入端1接收外部提供的数字信号，第一输出端连接数模转换器3的输入端，第二输出端分连接所述交互控制单元的第一输入端，用于对接收的数字信号进行预失真处理。交互控制单元的第二输入端9接外部输入的工作状态数据，输出端连接载波控制单元202的输入端，根据接收的预失真处理后的数据和工作状态数据生成载波控制数据。载波控制单元202的输出端连接载波产生单元10的输入端的第一输入端，用于对接收的载波控制数据进行读取，并输出读取结果。
[0026]所述数模转换器3的输出端连接混频器4的第一输入端，用于将预失真处理后的数字信号转换为模拟信号。
[0027]所述载波产生单元10的第二输入端8接外部输入的设备频率参数，第一输出端连接混频器4的第二输入端，第二输出端连接工作状态校正模块11的输入端；根据载波控制单元提供的读取结果和频率参数生成5G通信频率的载波信号。
[0028]所述混频器4的输出端经低噪声放大器LNA5连接射频信号放大组6，混频器4用于将载波信号和模拟信号进行混频；低噪声放大器LNA5用于对混频后的信号进行放大。
[0029]所述射频信号放大组6由4个进行模拟预本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低功率基站前端射频模块的芯片结构，包括FPGA芯片、载波产生单元、数模转换器、混频器、低噪声放大器LNA、射频信号放大组和工作状态校正模块，其特征在于：所述FPGA芯片由数字预失真元件、交互控制单元和载波控制单元组成；数字预失真元件的输入端接外部提供的数字信号，第一输出端经数模转换器连接混频器的第一输入端，第二输出端连接所述交互控制单元的第一输入端；交互控制单元的第二输入端接外部输入的工作状态数据，输出端连接载波控制单元的输入端；载波控制单元的输出端连接载波产生单元的输入端的第一输入端；所述载波产生单元的第二输入端接外部设备输入的频率参数，第一输出端连接混频器的第二输入端，第二输出端连接工作状态校正模块的输入端；所述混频器的输出端经低噪声放大器LNA连接射频信号放大...

【专利技术属性】
技术研发人员：郭昊业，魏珉熠，游飞，彭俊，
申请(专利权)人：电子科技大学，
类型：新型
国别省市：