量子比特系统及量子计算的方法技术方案

本发明专利技术提供了一种量子比特系统，包括量子比特芯片和用于量子比特耦合的谐振腔，其中所述谐振腔包括：第一半腔，为顶面具有开口的中空结构，所述顶面上设置有槽，用于放置量子比特芯片；第二半腔，为底面具有开口的中空结构，配置成与所述第一半腔拼接，形成内部为长方体的空腔，所述量子比特芯片位于所述长方体的空腔的中心区域；所述第一半腔与所述第二半腔采用无氧铜材料制成。本发明专利技术所提供的量子比特系统中，三维的无氧铜谐振腔作为量子比特的读取谐振腔，解决了超导共面波导谐振腔的磁场兼容问题，减弱了相应的电流加热效应。该谐振腔封闭的空间结构使量子比特免受外部电磁环境的干扰，延长了量子比特的退相干时间，并且简化了器件制备工艺。了器件制备工艺。了器件制备工艺。

【技术实现步骤摘要】
量子比特系统及量子计算的方法


[0001]本申请涉及量子计算
，尤其涉及一种量子比特系统及使用其进行量子计算的方法。

技术介绍

[0002]拓扑量子计算方案是将量子信息非局域地存储于空间分离的马约拉纳零能模中，进而实现对局域微扰和噪声的免疫，因此具有内禀的容错性，从而在根本的物理层面上解决量子退相干问题，为构建容错量子计算机奠定坚实基础。在该领域，“超导
‑
半导体纳米线”复合体系是最受关注也是目前为止最成功的理想材料体系，具有理论图像清晰且易于精细参数调控等优势。简单来讲，对于具有强自旋轨道耦合的一维半导体纳米线，通过常规超导近邻构建复合器件，便可在磁场驱动下人工制备出拓扑超导态，在边界处会出现马约拉纳零能模，这是构建拓扑量子比特的基础载体。
[0003]现有技术中，有利用超导共面波导谐振腔(Coplanar superconducting waveguide，CPW)和量子比特耦合，进行量子信息读取和操控的方案。该方案利用超导材料，例如铌钛氮(NbTiN)构成的共面波导谐振腔，一旦施加驱动“超导
‑
半导体纳米线”体系进入拓扑相所需的大磁场，谐振腔的品质因子便会迅速降低，以致无法进行信号读取。也就是说，当下所有基于超导共面波导谐振腔的方案难以与量子比特进入拓扑相所需的大磁场兼容，故而无法直接用于构建拓扑量子比特。
[0004]若使用打孔钉扎磁通的技术去改善超导共面波导谐振腔的磁场兼容性，又会引入设计仿真复杂、加工制备样品效率低、良品率低的问题，同时该设计方案也会使得量子比特的周遭环境变得更加复杂，退相干时间会因此受到抑制。

技术实现思路

[0005]有鉴于现有技术的至少一个缺陷，本专利技术提供了一种量子比特系统，包括量子比特芯片和用于量子比特耦合的谐振腔，其中，所述谐振腔包括：
[0006]第一半腔，为顶面具有开口的中空结构，所述顶面上设置有槽，用于放置所述量子比特芯片；
[0007]第二半腔，为底面具有开口的中空结构，配置成与所述第一半腔拼接，形成内部为长方体的空腔，所述量子比特芯片位于所述长方体的空腔的中心区域，
[0008]其中所述第一半腔与所述第二半腔采用无氧铜材料制成。
[0009]根据本专利技术的一个方面，其中所述第一半腔具有第一侧面，所述第二半腔具有第二侧面，所述第一侧面与所述第二侧面拼接，形成边墙结构，所述边墙结构的厚度大于预设值。
[0010]根据本专利技术的一个方面，其中所述量子比特位于所述量子比特芯片上，所述量子比特包括：
[0011]至少一个约瑟夫森结，每个约瑟夫森结包括通过纳米线连接的两个超导体，用于
产生二能级系统；
[0012]电容，与所述至少一个约瑟夫森结并联，其中：
[0013]所述至少一个约瑟夫森结的部分或全部位于所述边墙结构之内。
[0014]根据本专利技术的一个方面，其中所述第一侧面上设置有第一SMA接头，用于接入外部电压源，所述外部电压源通过所述第一SMA接头的金属芯引线与所述至少一个约瑟夫森结的栅极连接，用于调控所述二能级系统的跃迁频率，其中：
[0015]所述第一SMA接头的金属芯引线位于所述边墙结构之内。
[0016]根据本专利技术的一个方面，其中，所述约瑟夫森结的栅极位于所述约瑟夫森结的两个超导体的顶部或底部，或与所述两个超导体共面，处于所述两个超导体旁形成边栅。
[0017]根据本专利技术的一个方面，其中所述第二侧面上设置有第二SMA接头和第三SMA接头，分别作为微波信号的输入端和输出端，所述第二SMA接头和所述第三SMA接头的金属芯引线深入所述谐振腔内部的长度可调。
[0018]根据本专利技术的一个方面，其中所述长方体的空腔的尺寸为：长60
‑
80mm，深20
‑
40mm，宽2
‑
8mm。
[0019]根据本专利技术的一个方面，其中所述长方体的空腔的尺寸为：长70mm，深30mm，宽5mm。
[0020]本专利技术还提供一种使用如上文所述的量子比特系统进行量子计算的方法，其中，所述第二半腔具有第二侧面，所述第二侧面上设置有第二SMA接头和第三SMA接头，分别作为微波信号的输入端和输出端，所述方法包括：
[0021]通过所述第二SMA接头接收向所述谐振腔输入的第一微波信号；
[0022]通过所述第一微波信号在所述谐振腔中形成谐振，并与所述量子比特发生耦合；
[0023]通过所述第三SMA接头输出来自所述谐振腔的第二微波信号。
[0024]根据本专利技术的一个方面，其中所述量子比特位于所述量子比特芯片上，所述量子比特包括：至少一个约瑟夫森结，每个约瑟夫森结包括通过纳米线连接的两个超导体，用于产生二能级系统；所述第一半腔具有第一侧面，所述第一侧面上设置有第一SMA接头，用于接入外部电压源，所述外部电压源通过所述第一SMA接头的金属芯引线与所述约瑟夫森结的栅极连接，所述方法进一步包括：
[0025]通过调节所述外部电压源的输入电压，来调节所述二能级系统的跃迁频率。
[0026]根据本专利技术的一个方面，所述方法进一步包括：
[0027]通过调节所述第二SMA接头和所述第三SMA接头的金属芯引线深入所述谐振腔内部的长度，来调节所述谐振腔与所述输入端和输出端的耦合强度。
[0028]本专利技术所提供的量子比特系统及量子计算方法，其中三维设计的无氧铜谐振腔作为量子比特的读取谐振腔，因为铜腔在强磁场下仍可保持一定的品质因子，从而解决了共面波导谐振腔在强磁场下失去超导电性的磁场兼容问题，减弱了相应的电流加热效应；加厚的边墙结构，降低了金属部件引入的耗散，提高了谐振腔的品质因数和量子比特的寿命；可调的输入输出引线长度，实现了谐振腔与输入输出端的耦合强度可调。本专利技术所提供的三维谐振腔加工更为简便，易于规模化，且可以反复使用，对于不同的量子比特芯片具有普适性。同时，该谐振腔封闭的结构为量子比特提供了更好的保护，使其免受外部电磁环境的干扰，不需要进行额外的封装，简化了器件制备工艺，有利于延长量子比特的退相干时间，
同时也给研究半导体纳米线体系中潜在的安德烈夫机制等物理问题提供了新的技术手段。
附图说明
[0029]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图，而并不超出本申请要求保护的范围。
[0030]图1A示出了本专利技术的一个实施例所提供的量子比特系统中的谐振腔的第一半腔；
[0031]图1B示出了本专利技术的一个实施例所提供的量子比特系统中的谐振腔的第二半腔；
[0032]图2示出了本专利技术的一个实施例所提供的量子比特系统中的谐振腔的透视图；
[0033]图3示出了本专利技术的一个实施例所提供的量子比特系统中的约瑟夫森结；
[0034]图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种量子比特系统，包括量子比特芯片和用于量子比特耦合的谐振腔，其特征在于，所述谐振腔包括：第一半腔，为顶面具有开口的中空结构，所述顶面上设置有槽，用于放置所述量子比特芯片；第二半腔，为底面具有开口的中空结构，配置成与所述第一半腔拼接，形成内部为长方体的空腔，所述量子比特芯片位于所述长方体的空腔的中心区域，其中所述第一半腔与所述第二半腔采用无氧铜材料制成。2.如权利要求1所述的量子比特系统，其中所述第一半腔具有第一侧面，所述第二半腔具有第二侧面，所述第一侧面与所述第二侧面拼接，形成边墙结构，所述边墙结构的厚度大于预设值。3.如权利要求2所述的量子比特系统，其中所述量子比特位于所述量子比特芯片上，所述量子比特包括：至少一个约瑟夫森结，每个约瑟夫森结包括通过纳米线连接的两个超导体，用于产生二能级系统；电容，与所述至少一个约瑟夫森结并联，其中：所述至少一个约瑟夫森结的部分或全部位于所述边墙结构之内。4.如权利要求3所述的量子比特系统，其中所述第一侧面上设置有第一SMA接头，用于接入外部电压源，所述外部电压源通过所述第一SMA接头的金属芯引线与所述至少一个约瑟夫森结的栅极连接，用于调控所述二能级系统的跃迁频率，其中：所述第一SMA接头的金属芯引线位于所述边墙结构之内。5.如权利要求4所述的量子比特系统，其中，所述约瑟夫森结的栅极位于所述约瑟夫森结的两个超导体的顶部或底部，或与所述两个超导体共面，处于所述两个超导体旁形成边栅。6.如权利要求2
‑
5中任一项所述的量子比特系统，其中所述第二侧面上设置有第二SMA接头和第三SMA接头，分别作为微波信号的输入端和输出端，所述第二SMA接头和所述第三SMA...

【专利技术属性】
技术研发人员：应江华，刘玉龙，刘其春，张浩，何珂，霍杰荣，李宗霖，夏泽洲，
申请(专利权)人：清华大学，
类型：发明
国别省市：