恒定延迟零待机差分逻辑接收机及方法技术

一种接收机电路，包括第一直通电路，该第一直通电路具有耦合至差分传输线的第一输出端的控制输入端，和耦合至所述差分传输线的第二输出端的信号输入端，该第一直通电路的输出端提供第一输出信号。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体集成电路中时钟和选通信号的分配，本专利技术尤其涉及接收差分时钟和选通信号的差分接收机。
技术介绍
半导体集成电路，例如存储器芯片，其物理面积正在变大，同时其操作速度也正在变快。这种电路中的一个难题是在以长段时间为特征的时间上分配例如时钟和数据选通信号的信号，该时间长度至少是和可用于上升时间、下降时间和脉冲宽度等的时间周期可相比较的。对于这种电路，对例如时钟和选通信号的某些关键信号保持正确的占空比变得越来越重要，特别是在高频中。但是，当通过许多驱动器和接收机对来传输单个脉冲时，占空比(举例来说，用正或负脉冲宽度来测量)可以部分地由于例如构成驱动器和接收机的P沟道和N沟道晶体管的特性差异而改变。DQS(“数据选通”)信号是此类型的一种选通信号，且对双倍数据速率(DDR)动态随机存取存储器(DRAM)而言，DQS信号的时序特别重要，在双倍数据速率DRAM中，DQS信号的上升沿和下降沿都被用于选通将数据输入到DRAM和从DRAM输出数据。由于任何原因造成选通信号占空比的增加或者减少，都将导致数据动作的开始(clock in)提前或者滞后。在高频时，因为数据线上的电压有可能没有时间来调整到代表数据值的电平，所以提前开始动作的数据可能不正确。为了使信号易于被驱动进多个大负载中，一种设计可以使用在信号源和最终负载之间以“扇出”方式排列的中间驱动器。中间驱动器也易于引起占空比偏移。例如，当脉冲通过中间驱动器传输时，3纳秒的脉冲宽度可能会变得比原来的3纳秒更窄或者更宽。这可能是由于阈值(断点)造成的，在该阈值上中间驱动器认为所接收的信号已经切换到另一个状态(也就是，从“1”到“0”或者从“0”到“1”)。也可能是由于构成中间驱动器的P沟道和N沟道晶体管驱动能力的差别(也叫P-N驱动能力不平衡)。这些结果导致“1”和“0”的传输不同。利用差分信号，中间驱动器可以消除这些类型的占空比误差，但是在接收点(destination)需要差分接收机。差分输入信号，实际上是一个信号和其补信号，被施加到差分接收机的输入端。构成输入差分信号的两个信号的交叉点被定义成两个信号交叉处的电压，并且在该处两个信号在完全相同的时间上具有完全相同的电压。但是，交叉点不必是高电压信号和低电压信号之间的中间值。相反，相对于差分接收机的设计检测阈值，输入差分信号的交叉点可以高或者低。高或者低的交叉点可能是由于半导体工艺变化、P-N驱动能力差异、温度、Vcc、平均地耦合进差分信号的共模噪声等导致。差分接收机的作用是将输入差分信号(其中交叉点有可能高或者低)转换成居中的输出信号，所述居中的输出信号是差分输出信号或者单端输出信号。差分驱动器的输出信号最终要被用做CMOS逻辑功能的单端输入信号，对最终的应用而言，所述差分驱动器的输出信号具有一致的时序。由于对于两个逻辑状态，一个信号变高而同时另外一个信号变低并且每个状态的交叉点包含原始的占空比信息，所以在接收机中能够消除占空比误差。差分接收机具有另外一个优点。从杂散信号或者电源噪声耦合到差分信号中的共模偏置可能在单端驱动器中引起时序误差(不希望的延迟)。但是，差分接收机消除了这些时序误差。通过差分接收机可以消除为两个差分信号所共有的任何耦合或者电源噪声。但是，在使用已知的差分接收机时仍然存在一个问题。已知的差分接收机以差分对晶体管为基础，所述差分对晶体管需要恒流源以通过差分对的两个晶体管中的每一个进行传输。因此，不管是否真正需要在特定时间通过接收机来处理差分信号，差分接收机都会消耗大量电流。在很多应用中，因为要消耗大量待机电流，所以在关键时钟路径中使用期望的许多差分对接收机是不现实的。另外一个问题是，这种类型的差分接收机根据差分输入信号的交点电压而具有不同的传输延迟(当将共模电压偏置耦合到差分输入信号中时)。对于关键时间路径，特别是在高频上，变化的传输延迟是不能被接受的。因此，需要一种差分接收机，其能在保持差分输入信号的时序特性的同时，根据差分输入信号产生差分输出信号。
技术实现思路
根据本专利技术的集成电路包括一种差分接收机电路，该差分接收机电路基本上不消耗待机功率，其具有与输入共模偏置无关的恒定传输延迟，具有可接受的共模抑制并且包括用来接收差分输入信号的第一和第二直通电路以及缓冲器。当“真”缓冲信号和“补”缓冲信号之间存在差异时，第一直通电路提供“真”输出信号。当“补”缓冲信号和“真”缓冲信号之间存在差异时，第二直通电路提供“补”输出信号。差分接收机电路还包括在互补状态下锁存“真”和“补”输出信号的交叉耦合反相器、以及用于放大该“真”和“补”输出信号的最终驱动缓冲器。附图简述通过结合下列附图对优选实施例的描述，下面对本专利技术进行详细描述，其中附图说明图1是根据本专利技术一个例子的接收机的示意图；图2是图1的接收机的示意图，并且具有根据本专利技术另一个例子的一个锁存器；图3是图2的接收机的示意图，并且具有根据本专利技术另一个例子的最终驱动器；图4是输入到图3中的接收机的平衡差分输入信号的波形图； 图5是当使用图4中所描述的输入波形进行模拟时，图3中所描述的完整差分接收机输出的差分输出信号的模拟结果波形图；图6是偏移的单端输入信号的波形图；图7是差分输入信号的波形图，其中差分输入信号的每个信号都是偏移的，从而导致一个高交叉点；图8是输入到图3的接收机中的具有高交叉点的差分输入信号的波形图，该图与图7中的波形图相同，但是与图9中的波形图对齐；图9是当使用图8中所描述的高交叉点输入波形进行模拟时，图3中所描述的完整差分接收机输出的差分输出信号的模拟结果波形图；图10是输入到图3的接收机中的具有低交叉点的差分输入信号的波形图；图11是当使用图10中所描述的低交叉点输入波形进行模拟时，图3中所描述的完整差分接收机输出的差分输出信号的模拟结果波形图；图12是输入到图3的接收机的具有混合的低和高交叉点的差分输入信号的波形图；图13是当使用图12中所描述的混合交叉点输入波形进行模拟时，图3中所描述的完整差分接收机输出的差分输出信号的模拟结果波形图；图14是根据本专利技术的另外一个例子，结合图3的完整差分接收机的集成电路和系统的结构示意图。专利技术详述图1中描述了根据本专利技术的一个例子的共模接收机100。接收机100包括第一反相器GI1，其耦合至真输入信号IN以产生反相信号GI1OUT，并且还包括第二反相器GI2，其耦合至补输入信号IN*以产生补信号GI2OUT。接收机100还包括第一直通电路110以提供真输出信号OUT。当需要差分输出信号时，如同中间驱动器，接收机100还包括第二直通电路120以提供补输出信号OUT*。第一直通电路110包括P沟道晶体管MP1和N沟道晶体管MN1。晶体管MP1和MN1的栅极都耦合至第一反相器GI1的输出端，从而将信号GI1OUT施加到晶体管MP1和MN1的栅极上。信号GI1OUT控制晶体管MP1和MN1的导通状态，并因此构成第一直通电路110的控制输入。晶体管MP1和MN1的源极相耦合以接收从第二反相器的输出端输出的信号GI2OUT。根据GI1OUT信号的状态，GI2OUT信号通过晶体管MP1和MN1中的一个耦合至晶体管MP1和MN1的漏极。更具体地，当GI1OUT信号为低时(也就是IN是高时)本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：丹尼尔·B·彭妮，
申请(专利权)人：米克伦技术公司，
类型：发明
国别省市：