一种具有高线性度特性的PipelinedSARADC制造技术

本发明专利技术属于ADC技术领域，尤其涉及一种具有低功耗与高线性度特性的Pipelined SARADC。本发明专利技术的结构主要将MDAC与第一级子SAR ADC分开，第一级子SAR ADC只需要进行该信号的6bit的量化，然后将量化后的数字信号传递给MDAC，MDAC残差相减并放大给下一级子ADC进行量化。对比传统的Pipeline ADC，本发明专利技术的方案能够使用下极板采样、消除了第一级、比较器的回踢噪声和时钟馈通对残差信号的破坏、降低了子ADC上极板的寄生电容非线性，消除了放大器开关的时钟馈通和电荷注入，大大提高了Pipelined SAR ADC的线性度。ADC的线性度。ADC的线性度。

【技术实现步骤摘要】
一种具有高线性度特性的Pipelined SAR ADC


[0001]本专利技术属于ADC
，尤其涉及一种具有高线性度特性的Pipelined SAR ADC。

技术介绍

[0002]目前，Pipelined
‑
SAR ADC主要优点为保持较低功耗和较小面积，并且结合多通道、时间交织、每步多比特、多比较器等技术，使该架构在模数转换器的研究领域备受关注。Pipelined
‑
SAR ADC由采样保持电路、子ADC和级间放大器组成，其中子ADC采用逐次逼近型模数转换器(SAR ADC)取代传统的闪型ADC(Flash ADC)，这样做的好处是每一级的分辨率可以有效增高，因此不再需要很多级来实现更高的分辨率。由于Pipelined
‑
SAR ADC存在采样开关管的时钟馈通效应、电荷注入效应、采样电容的电容失配、级间放大器的有限增益和非线性效应、比较器失调等非理想因素的影响，这些因素限制了Pipelined
‑
SAR ADC能够达到的精度。然后这些部分非理想因素可以通过结构的调整来减小。
[0003]现有Pipelined
‑
SAR ADC一般采用如图1所示结构，其为14bit Pipelined
‑
SAR ADC，为6+9结构，一位级间冗余。
[0004]Pipelined SAR ADC包括SH(栅压自举开关)、电容整列、比较器、SAR LOGIC、放大器、以及第二级9bit SAR ADC模块。
[0005]SH(采样保持模块)、电容整列、比较器、SAR LOGIC组合为第一级SAR ADC，第二级9bit SAR ADC也同样包含SH、电容整列、比较器、SAR LOGIC模块。
[0006]其ADC量化过程为：先VIN和VIP通过SH(栅压自举开关)把信号采样到电容的上极板，然后把上极板采样后的信号通过比较器进行比较，比较器的输出结果一个为0，一个为1，再通过SAR LOGIC把比较器结果进行处理，然后改变对应权重的电容的下极板的电压，使电容阵列的上极板电压改变。上述即为第一级SAR ADC的量化。
[0007]当第一级SAR ADC量化结束后，将第一级SAR ADC电容阵列上的上极板的残差电压通过余差放大器放大给下一级9bit SAR ADC进行量化。对比Pipeline ADC，减小了比较器与放大器的使用，极大降低了功耗。
[0008]但是这种结构只适用于12bit及以下精度，在12bit以上精度时，就很难满足。其原因有4点：
[0009](1)采样方式为上极板采样，上极板采样的精度很难做到12bit以上。而此结构采用下极板采样，则共模开关很难满足。第一级SAR的采样精度决定了整个ADC的精度，且采样需要等待放大器放大结束，所以第一级SAR ADC共模开关需要进行复位的时间太短，这样共模开关将上极板复位到VCM，需要很大的尺寸，而大尺寸会带来很大的非线性寄生电容，在信号从下极板往上极板进行翻转时，寄生电容的非线性会大大影响信号精度，使其下极板采样精度最多ENOB只有11bit。
[0010](2)比较器的回踢噪声和时钟馈通对残差信号的破坏，然后经过放大器传递给下一级子ADC进行量化，其量化的信号已经倍第一级比较器的回踢噪声和时钟馈通对残差信
号的破坏。而且如果通过比较器的输入MOS管减小来降低其回踢噪声和时钟馈通就会大大提高其热噪声。
[0011](3)子ADC上极板的寄生电容非线性，其上极板的寄生电容，不但有比较器的栅极电容还有放大器的栅极电容，开关的寄生电容，其寄生电容非线性会大大第一级SAR的量化结果，从而影响整个ADC的精度。
[0012](4)放大器开关的时钟馈通和电荷注入，其开关大工作时，打开的一瞬间因为其时钟馈通和电荷注入会对信号产生破坏。

技术实现思路

[0013]针对上述问题，本专利技术提出了一种具有高线性度特性的Pipelined SAR ADC。
[0014]本专利技术采用的技术方案是：
[0015]一种具有高线性度特性的Pipelined SAR ADC，包括第一级SAR ADC、MDAC模块、第二级SAR ADC；
[0016]所述第一级SAR ADC包括第一栅压自举开关、第一电容阵列、第一SAR logic模块、第二栅压自举开关、第二电容阵列、第二SAR logic模块、比较器；其中，第一栅压自举开关的输入端连接差分输入信号中的VIN信号，其输出通过第一电容阵列后接第一SAR logic模块、以及比较器的反相输入端；第二栅压自举开关的输入端连接差分输入信号中的VIP信号，其输出通过第二电容阵列后接第二SAR logic模块、以及比较器的同相输入端；第一SAR logic模块和第二SAR logic模块连接比较器的输出；所述第一栅压自举开关和第二栅压自举开关用于将差分输入信号分别采样到第一电容阵列和第二电容阵列的上极板，比较器用于对上极板采样信号进行比较，第一SAR logic模块和第二SAR logic模块用于根据比较器的比较结果，通过改变第一电容阵列和第二电容阵列对应权重的电容的下极板的电压，使电容阵列的上极板电压改变，第一SAR logic模块和第二SAR logic模块在量化结束后得到第一级量化结果，并将第一级量化结果传输到MDAC模块；
[0017]所述MDAC模块包括第一SH和LATCH模块、第二SH和LATCH模块、放大器、第三电容阵列、第四电容阵列，其中第一SH和LATCH模块和第二SH和LATCH模块包括栅压自举开关和锁存电路，第一SH和LATCH模块和第二SH和LATCH模块分别接差分输入信号，并且与第一级SAR ADC同时对差分输入信号进行采样，第一SH和LATCH模块和第二SH和LATCH模块通过锁存电路存储接收到的第一级量化结果，MDAC模块将自身采样信号与第一级量化结果进行残差相减从而在第三电容阵列和第四电容阵列形成余差电压，余差电压通过放大器放大后传输到第二级SAR ADC；
[0018]所述第二SAR ADC为9bit SAR ADC，对输入的放大信号进行量化得到最终量化结果。
[0019]本专利技术的有益效果为：在保持传统Pipelined SAR ADC架构的低功耗优势的同时，极大的提升了线性度。
附图说明
[0020]图1为传统的Pipelined SAR ADC结构示意图。
[0021]图2为本专利技术的的Pipelined SAR ADC结构示意图。
具体实施方式
[0022]下面结合附图对本专利技术进行详细的描述：
[0023]本专利技术的Pipelined SAR ADC结构如图2所示，包括SH(采样保持模块)、第一级SAR的电容阵列、比较器、SAR LOGIC、放大器及放大器的电容阵列、以及第二级9bit SAR ADC模块。
[0024]SH(采样保持模块)、电容整列、比较器、SA本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有高线性度特性的Pipelined SAR ADC，其特征在于，包括第一级SAR ADC、MDAC模块、第二级SAR ADC；所述第一级SAR ADC包括第一栅压自举开关、第一电容阵列、第一SAR logic模块、第二栅压自举开关、第二电容阵列、第二SAR logic模块、比较器；其中，第一栅压自举开关的输入端连接差分输入信号中的VIN信号，其输出通过第一电容阵列后接第一SAR logic模块、以及比较器的反相输入端；第二栅压自举开关的输入端连接差分输入信号中的VIP信号，其输出通过第二电容阵列后接第二SARlogic模块、以及比较器的同相输入端；第一SAR logic模块和第二SAR logic模块连接比较器的输出；所述第一栅压自举开关和第二栅压自举开关用于将差分输入信号分别采样到第一电容阵列和第二电容阵列的上极板，比较器用于对上极板采样信号进行比较，第一SAR logic模块和第二SAR logic模块用于根据比较器的比较结果，通过改变第一...

【专利技术属性】
技术研发人员：彭析竹，姚安华，陈磊，唐鹤，万丽容，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：