分离栅结构的半导体器件及其制造方法技术

本发明专利技术涉及一种分离栅结构的半导体器件及其制造方法，所述方法包括：获取形成有沟槽的基底；在所述内表面形成槽壁氧化隔离介质，然后向所述沟槽内填充分离栅材料，形成分离栅；在所述分离栅上形成第一氧化隔离介质；在所述第一氧化隔离介质上形成硅氮化物隔离介质；在所述沟槽内的分离栅上方未形成硅氮化物隔离介质的位置填充第二氧化隔离介质；在所述第二氧化隔离介质上形成控制栅。本发明专利技术的分离栅和控制栅之间的隔离结构为第一氧化隔离介质+硅氮化物隔离介质+第二氧化隔离介质的多介质结构，相对于采用单一的氧化层介质的方案，栅源耐压更高。栅源耐压更高。栅源耐压更高。

【技术实现步骤摘要】
分离栅结构的半导体器件及其制造方法


[0001]本专利技术涉及半导体制造领域，特别是涉及一种分离栅结构的半导体器件，还涉及一种分离栅结构的半导体器件的控制方法。

技术介绍

[0002]沟槽型VDMOS产品是较为广泛应用的功率器件，自分离栅器件结构提出至实现，由于分离栅结构低阻低栅电容等优势，中低压普通沟槽型VDMOS产品渐有被沟槽分离栅VDMOS器件替代的趋势。对于分离栅结构，隔离控制栅和分离栅的氧化层(隔离氧化层)对器件电性影响至关重要。

技术实现思路

[0003]基于此，有必要提供一种具有新型的分离栅隔离结构，能够获得较高的栅源耐压的分离栅结构的半导体器件及其制造方法。
[0004]一种分离栅结构的半导体器件的制造方法，包括：获取形成有沟槽的基底；在所述内表面形成槽壁氧化隔离介质，然后向所述沟槽内填充分离栅材料，形成分离栅；在所述分离栅上形成第一氧化隔离介质；在所述第一氧化隔离介质上形成硅氮化物隔离介质；在所述沟槽内的分离栅上方未形成硅氮化物隔离介质的位置填充第二氧化隔离介质；在所述第二氧化隔离介质上形成控制栅。
[0005]上述分离栅结构的半导体器件的制造方法，各氧化层介质之间的厚度相互之间基本不会在制造时相互影响，有利于准确地控制氧化层介质的厚度。并且分离栅和控制栅之间的隔离结构为第一氧化隔离介质+硅氮化物隔离介质+第二氧化隔离介质的多介质结构，相对于采用单一的氧化层介质的方案，栅源耐压更高。
[0006]在其中一个实施例中，所述形成分离栅的步骤包括刻蚀所述分离栅材料至所需的分离栅高度；所述在所述内表面形成槽壁氧化隔离介质的步骤包括热氧化生长所述槽壁氧化隔离介质，所述刻蚀所述分离栅材料的步骤之后、所述在所述分离栅上形成第一氧化隔离介质的步骤之前，还包括湿法腐蚀所述槽壁氧化隔离介质，从而去除所述分离栅上方的沟槽侧壁上的槽壁氧化隔离介质的步骤；所述湿法腐蚀所述槽壁氧化隔离介质的步骤之后、所述在所述第一氧化隔离介质上形成硅氮化物隔离介质之前，还包括热氧化生长氧化层的步骤；所述在所述沟槽内的分离栅上方未形成硅氮化物隔离介质的位置填充第二氧化隔离介质的步骤包括：淀积第二氧化隔离介质；湿法腐蚀淀积的第二氧化隔离介质至所需的厚度。
[0007]在其中一个实施例中，所述湿法腐蚀淀积的第二氧化隔离介质至所需的第二氧化隔离介质厚度的步骤之后、所述在所述第二氧化隔离介质上形成控制栅的步骤之前，还包括：湿法腐蚀所述硅氮化物隔离介质和热氧化生长的所述氧化层；通过热氧化在所述硅氮化物隔离介质上方的沟槽侧壁形成栅氧层。
[0008]在其中一个实施例中，所述在所述第二氧化隔离介质上形成控制栅的步骤之后，
还包括形成阱区和源区的步骤；所述阱区具有第二导电类型，所述源区具有第一导电类型，所述阱区形成于所述控制栅的两侧，所述源区形成于所述沟槽外，所述源区包括第一区域和第二区域，所述第一区域形成于所述阱区的表面，所述第二区域贴近所述沟槽的侧壁设置，且所述第一区域的深度小于所述第二区域，所述第一导电类型和第二导电类型为相反的导电类型。
[0009]在其中一个实施例中，所述形成源区的步骤包括倾斜注入第一导电类型的离子。
[0010]在其中一个实施例中，所述半导体器件是垂直双扩散金属氧化物半导体场效应晶体管，所述方法还包括在所述基底的背面形成漏区的步骤。
[0011]在其中一个实施例中，所述形成阱区和源区的步骤之后，还包括：在所述控制栅上和所述基底上淀积形成层间介质；形成接触孔，并向所述接触孔内填充导电材料；所述接触孔向下穿过所述层间介质并伸入源区。
[0012]在其中一个实施例中，所述形成接触孔的步骤之后、所述填充导电材料的步骤之前，还包括在所述阱区内、所述源区底部形成第二导电类型掺杂区的步骤。
[0013]一种分离栅结构的半导体器件，包括：基底，所述基底的第一表面开设有沟槽；槽壁氧化隔离介质，设于所述沟槽的内表面；分离栅，设于所述沟槽底部未填充所述槽壁氧化隔离介质的位置；控制栅，设于所述沟槽上部；隔离结构，设于所述分离栅和控制栅之间，包括设于所述分离栅上的第一氧化隔离介质、靠近所述控制栅设置的第二氧化隔离介质、以及设于所述第一氧化隔离介质和第二氧化隔离介质之间的硅氮化物隔离介质。
[0014]在其中一个实施例中，所述硅氮化物隔离介质设于所述第二氧化隔离介质的底部和侧面。
[0015]在其中一个实施例中，还包括：阱区，形成于所述沟槽外、所述控制栅的两侧；源区，具有第一导电类型，形成于所述沟槽外，包括第一区域和第二区域，所述第一区域形成于所述阱区的表面，所述第二区域贴近所述沟槽的侧壁设置，且所述第一区域的深度小于所述第二区域；所述第一导电类型和第二导电类型为相反的导电类型。
[0016]在其中一个实施例中，所述控制栅的顶部低于所述沟槽的顶部，从而使所述源区和所述控制栅形成高度差。
[0017]在其中一个实施例中，所述器件还包括：层间介质，设于所述基底和控制栅上；源电极，设于所述层间介质上，所述源电极通过接触孔内填充的导电材料电性连接所述源区，所述接触孔向下穿过所述层间介质伸入所述源区。
[0018]在其中一个实施例中，所述器件还包括第二导电类型掺杂区，所述第二导电类型掺杂区设于所述阱区内、所述源区底部；所述接触孔向下穿过所述源区伸入所述第二导电类型掺杂区中。
[0019]在其中一个实施例中，所述半导体器件是垂直双扩散金属氧化物半导体场效应晶体管，半导体器件还包括设于所述基底的第二表面的漏极，所述第二表面是所述第一表面的相对面。
[0020]在其中一个实施例中，所述基底包括衬底和外延层，所述第一表面为所述外延层的表面。
[0021]在其中一个实施例中，所述第一导电类型是N型，所述第二导电类型是P型。
[0022]上述分离栅结构的半导体器件，分离栅和控制栅之间的隔离结构为第一氧化隔离
介质+硅氮化物隔离介质+第二氧化隔离介质的多介质结构，相对于采用单一的氧化层介质的方案，栅源耐压更高。
附图说明
[0023]为了更好地描述和说明这里公开的那些专利技术的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的专利技术、目前描述的实施例和/或示例以及目前理解的这些专利技术的最佳模式中的任何一者的范围的限制。
[0024]图1是一实施例中分离栅结构半导体器件的剖面示意图；
[0025]图2是一实施例中分离栅结构半导体器件的制造方法的流程图；
[0026]图3a
‑
3i是一实施例中分离栅结构半导体器件在制造过程中各阶段的剖面示意图。
具体实施方式
[0027]为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的首选实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。
[0028]除非另有定义，本文本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种分离栅结构的半导体器件的制造方法，包括：获取形成有沟槽的基底；在所述内表面形成槽壁氧化隔离介质，然后向所述沟槽内填充分离栅材料，形成分离栅；在所述分离栅上形成第一氧化隔离介质；在所述第一氧化隔离介质上形成硅氮化物隔离介质；在所述沟槽内的分离栅上方未形成硅氮化物隔离介质的位置填充第二氧化隔离介质；在所述第二氧化隔离介质上形成控制栅。2.根据权利要求1所述的分离栅结构的半导体器件的制造方法，其特征在于，所述形成分离栅的步骤包括刻蚀所述分离栅材料至所需的分离栅高度；所述在所述内表面形成槽壁氧化隔离介质的步骤包括热氧化生长所述槽壁氧化隔离介质，所述刻蚀所述分离栅材料的步骤之后、所述在所述分离栅上形成第一氧化隔离介质的步骤之前，还包括湿法腐蚀所述槽壁氧化隔离介质，从而去除所述分离栅上方的沟槽侧壁上的槽壁氧化隔离介质的步骤；所述湿法腐蚀所述槽壁氧化隔离介质的步骤之后、所述在所述第一氧化隔离介质上形成硅氮化物隔离介质之前，还包括热氧化生长氧化层的步骤；所述在所述沟槽内的分离栅上方未形成硅氮化物隔离介质的位置填充第二氧化隔离介质的步骤包括：淀积第二氧化隔离介质；湿法腐蚀淀积的第二氧化隔离介质至所需的厚度。3.根据权利要求2所述的分离栅结构的半导体器件的制造方法，其特征在于，所述湿法腐蚀淀积的第二氧化隔离介质至所需的第二氧化隔离介质厚度的步骤之后、所述在所述第二氧化隔离介质上形成控制栅的步骤之前，还包括：湿法腐蚀所述硅氮化物隔离介质和热氧化生长的所述氧化层；通过热氧化在所述硅氮化物隔离介质上方的沟槽侧壁形成栅氧层。4.根据权利要求1所述的分离栅结构的半导体器件的制造方法，其特征在于，所述在所述第二氧化隔离介质上形成控制栅的步骤之后，还包括形成阱区和源区的步骤；所述阱区具有第二导电类型，所述源区具有第一导电类型，所述阱区形...

【专利技术属性】
技术研发人员：方冬，肖魁，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：