超级结LDMOS器件制造技术

本发明专利技术提供了一种超级结LDMOS器件。该器件包括外延层以及位于外延层一侧并顺序设置的体区、漂移区以及漏区，该超级结LDMOS器件还包括：第一掺杂区域，第一掺杂区域位于漂移区中并靠近体区设置，且第一掺杂区域与漂移区的掺杂类型相反；第二掺杂区域，第二掺杂区域位于漂移区中并靠近漏区设置，且第二掺杂区域与漂移区的掺杂类型相反。通过在漂移区中靠近体区的一侧以及靠近漏区的一侧分别形成掺杂区域，降低了漂移区中靠近体区和漏区两侧的电压峰值，减小漂移区中两侧和中心位置处的电场分布差距，平衡了漂移区的电场，通过形成掺杂区域，能够进一步降低器件的横向漂移区宽度，从而降低了器件的电容、提高了饱和电流，降低了导通电阻。导通电阻。导通电阻。

【技术实现步骤摘要】
超级结LDMOS器件


[0001]本专利技术涉及半导体制造
，具体而言，涉及一种超级结LDMOS器件。

技术介绍

[0002]横向扩散金属氧化物半导体场效应晶体管(LDMOS)，作为功率器件之一，以其优越的频率特性得到推广使用，其在增益、线性度、开关性能、散热性能等方面存在显著优势而被广泛应用于大功率、高温、高频等场合中，现阶段已成为射频应用领域的核心半导体器件。
[0003]由于碳化硅具有更高饱和漂移速度、更高的临界击穿电压等突出优点，适合大功率、高温、高频、抗辐照应用场合，因此采用SiC材料制备的LDMOS的开关性能得到提升，形成的SiC LDMOS具有导通电阻小、输出电容小的性能优势。然而现有技术中SiC LDMOS的导通电阻及输出电容对器件的高频特性仍有明显影响，因此还需进一步降低器件的导通电阻及输出电容。

技术实现思路

[0004]本专利技术的主要目的在于提供一种超级结LDMOS器件，以解决现有技术中超级结LDMOS器件导通电阻和输出电容大的问题。
[0005]为了实现上述目的，根据本专利技术的一个方面，提供了一种超级结LDMOS器件，该超级结LDMOS器件包括外延层以及位于外延层一侧并顺序设置的体区、漂移区以及漏区，该超级结LDMOS器件还包括：第一掺杂区域，第一掺杂区域位于漂移区中并靠近体区设置，且第一掺杂区域与漂移区的掺杂类型相反；第二掺杂区域，第二掺杂区域位于漂移区中并靠近漏区设置，且述第二掺杂区域与漂移区的掺杂类型相反。
[0006]进一步地，超级结LDMOS器件还包括：第三掺杂区域，第三掺杂区域位于漂移区中的第一掺杂区域与第二掺杂区域之间，第一掺杂区域和第二掺杂区域的掺杂浓度大于第三掺杂区域的掺杂浓度，第三掺杂区域与漂移区的掺杂类型相反。
[0007]进一步地，第一掺杂区域、第二掺杂区域以及第三掺杂区域自漂移区延伸至外延层。
[0008]进一步地，第一掺杂区域、第二掺杂区域以及第三掺杂区域均为间隔设置的多个。
[0009]进一步地，相邻第一掺杂区域之间具有第一最大间距，相邻第二掺杂区域之间具有第二最大间距，第一最大间距和第二最大间距均小于相邻第三掺杂区域之间的最小间距。
[0010]进一步地，漂移区指向漏区的方向为第一方向，平行于外延层并与第一方向垂直的方向为第二方向，多个第一掺杂区域和多个第二掺杂区域均沿第二方向等间距分布。
[0011]进一步地，多个第三掺杂区域分别沿第一方向和第二方向等间距分布，相邻第一掺杂区域之间具有第一间距，相邻第二掺杂区域之间具有第二间距，相邻第三掺杂区域之间具有第三间距，第一间距和第二间距均小于第三间距。
[0012]进一步地，多个第三掺杂区域具有靠近体区的第一部分，多个第三掺杂区域中除第一部分之外的区域为第二部分，第一部分和第二部分分别包括至少一个第三掺杂区域，漂移区指向体区的方向为第三方向，在第三方向上，第一部分中的至少一个第三掺杂区域和多个第一掺杂区域的掺杂浓度依次递增，在第一方向上，第二部分中的至少一个第三掺杂区域和多个第二掺杂区域的掺杂浓度依次递增。
[0013]进一步地，多个第三掺杂区域在第一掺杂区域与第二掺杂区域之间围成环形设置。
[0014]进一步地，漂移区指向漏区的方向为第一方向，第一掺杂区域与第二掺杂区域沿第一方向对称设置。
[0015]应用本专利技术的技术方案，提供一种超级结LDMOS器件，该超级结LDMOS器件包括外延层以及位于外延层一侧并顺序设置的体区、漂移区以及漏区，该超级结LDMOS器件还包括：第一掺杂区域，第一掺杂区域位于漂移区中并靠近体区设置，且第一掺杂区域与漂移区的掺杂类型相反；第二掺杂区域，第二掺杂区域位于漂移区中并靠近漏区设置，且述第二掺杂区域与漂移区的掺杂类型相反。通过在漂移区中靠近体区的一侧以及靠近漏区的一侧分别形成掺杂区域，降低了漂移区中靠近体区和漏区两侧的电压峰值，减小漂移区中两侧和中心位置处的电场分布差距，从而平衡了漂移区的电场，另外，通过形成掺杂区域，增加了漂移区的掺杂浓度，能够进一步降低器件的横向漂移区宽度，从而降低了器件的电容、提高了饱和电流，降低了导通电阻。
附图说明
[0016]构成本专利技术的一部分的说明书附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0017]图1示出了根据本专利技术实施例的一种超级结LDMOS器件的剖面结构示意图；
[0018]图2示出了根据本专利技术实施例的另一种超级结LDMOS器件的剖面结构示意图；
[0019]图3示出了图1或图2所示的一种超级结LDMOS器件中，沿DD'的截面结构示意图。
[0020]其中，上述附图包括以下附图标记：
[0021]10、衬底；20、缓冲层；30、外延层；40、体区；50、漂移区；60、漏区；70、体区接触区；80、漏区缓冲层；90、第一金属层；100、第一连接部；110、第二连接部；120、第三连接部；130、栅极；131、栅极氧化层；140、源区；150、第一掺杂区域；160、第二掺杂区域；170、第三掺杂区域；180、第一部分；190、第二部分。
具体实施方式
[0022]需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本专利技术。
[0023]为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。
[0024]需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0025]正如
技术介绍
中所提到的，横向扩散金属氧化物半导体场效应晶体管(LDMOS)，作为功率器件之一，以其优越的频率特性得到推广使用，其在增益、线性度、开关性能、散热性能等方面存在显著优势而被广泛应用于大功率、高温、高频等场合中，现阶段已成为射频应用领域的核心半导体器件，然而现有技术中SiC LDMOS的导通电阻及输出电容对器件的高频特性仍有明显影响，因此还需进一步降低器件的导通电阻及输出电容。
[0026]为了解决上述技术问题，本专利技术的申请人提供一种超级结LDMOS器件，该超级结LDMOS器件包括外延层以及位于外延层一侧并顺序设置的体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种超级结LDMOS器件，其特征在于，所述超级结LDMOS器件包括外延层以及位于所述外延层一侧并顺序设置的体区、漂移区以及漏区，所述超级结LDMOS器件还包括：第一掺杂区域，所述第一掺杂区域位于所述漂移区中并靠近所述体区设置，且所述第一掺杂区域与所述漂移区的掺杂类型相反；第二掺杂区域，所述第二掺杂区域位于所述漂移区中并靠近所述漏区设置，且所述述第二掺杂区域与所述漂移区的掺杂类型相反。2.根据权利要求1所述的超级结LDMOS器件，其特征在于，所述超级结LDMOS器件还包括：第三掺杂区域，所述第三掺杂区域位于所述漂移区中的所述第一掺杂区域与所述第二掺杂区域之间，所述第一掺杂区域和所述第二掺杂区域的掺杂浓度大于所述第三掺杂区域的掺杂浓度，所述第三掺杂区域与所述漂移区的掺杂类型相反。3.根据权利要求1所述的超级结LDMOS器件，其特征在于，所述第一掺杂区域、所述第二掺杂区域以及所述第三掺杂区域自所述漂移区延伸至所述外延层。4.根据权利要求1至3中任一项所述的超级结LDMOS器件，其特征在于，所述第一掺杂区域、所述第二掺杂区域以及所述第三掺杂区域均为间隔设置的多个。5.根据权利要求4所述的超级结LDMOS器件，其特征在于，相邻所述第一掺杂区域之间具有第一最大间距，相邻所述第二掺杂区域之间具有第二最大间距，所述第一最大间距和所述第二最大间距均小于相邻所述第三掺杂区域之间的最小间距。6.根据权利要求4所述超级结LDMOS器...

【专利技术属性】
技术研发人员：祁金伟，莫海峰，岳丹诚，张耀辉，
申请(专利权)人：深圳市千屹芯科技有限公司，
类型：发明
国别省市：