NOR型存储器件及其制造方法及包括存储器件的电子设备技术

公开了一种NOR型存储器件及其制造方法及包括该NOR型存储器件的电子设备。根据实施例，该NOR型存储器件可以包括：叠置在衬底上的多个器件层，其中，每个器件层包括在竖直方向上处于相对两端的第一源/漏区和第二源/漏区以及在竖直方向上处于第一源/漏区与第二源/漏区之间的沟道区；以及相对于衬底竖直延伸以穿过各个器件层的栅堆叠，栅堆叠包括栅导体层和设置在栅导体层与器件层之间的存储功能层，在栅堆叠与器件层相交之处限定存储单元，其中，存储功能层包括第一层，第一层具有分别对应于各器件层且在竖直方向上彼此不连续的多个部分。分。分。

【技术实现步骤摘要】
NOR型存储器件及其制造方法及包括存储器件的电子设备


[0001]本公开涉及半导体领域，具体地，涉及NOR型存储器件及其制造方法以及包括这种存储器件的电子设备。

技术介绍

[0002]在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中，源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置，水平型器件不易进一步缩小。与此不同，在竖直型器件中，源极、栅极和漏极沿大致垂直于衬底表面的方向布置。因此，相对于水平型器件，竖直型器件更容易缩小。
[0003]对于竖直型器件，可以通过彼此叠置来增加集成密度。期望能够降低彼此叠置的器件之间的相互干扰。

技术实现思路

[0004]有鉴于此，本公开的目的至少部分地在于提供一种具有改进性能的 NOR型存储器件及其制造方法以及包括这种存储器件的电子设备。
[0005]根据本公开的一个方面，提供了一种NOR存储器件，包括：叠置在衬底上的多个器件层，其中，每个器件层包括在竖直方向上处于相对两端的第一源/漏区和第二源/漏区以及在竖直方向上处于第一源/漏区与第二源/漏区之间的沟道区；以及相对于衬底竖直延伸以穿过各个器件层的栅堆叠，栅堆叠包括栅导体层和设置在栅导体层与器件层之间的存储功能层，在栅堆叠与器件层相交之处限定存储单元，其中，存储功能层包括第一层，第一层具有分别对应于各器件层且在竖直方向上彼此不连续的多个部分。
[0006]根据本公开的另一方面，提供了一种制造NOR型存储器件的方法，包括：在衬底上交替设置多个器件层和多个隔离层，使得每一器件层在竖直方向上介于隔离层之间；形成相对于衬底竖直延伸以穿过各个器件层和各个隔离层的加工通道；通过加工通道，选择性刻蚀器件层，使得器件层相对于隔离层在横向上凹进；在加工通道的侧壁上，形成存储功能层，存储功能层包括第一层，第一层具有介于各个隔离层之间且在竖直方向上彼此不连续的多个部分；以及在侧壁上形成有存储功能层的加工通道中形成栅导体层，在栅导体层经由存储功能层与相应的器件层相交之处限定相应的存储单元。
[0007]根据本公开的另一方面，提供了一种电子设备，包括上述NOR型存储器件。
[0008]根据本公开的实施例，在NOR型存储器件中，存储功能层中的至少一层(第一层，特别是导电层)在存储单元之间彼此分离，从而可以降低存储单元之间的相互干扰。另外，可以使用单晶材料的叠层作为构建模块，来建立三维(3D)NOR型存储器件。因此，在彼此叠置多个存储单元时，可以抑制电阻的增大。
附图说明
[0009]通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和
优点将更为清楚，在附图中：
[0010]图1至15(c)示出了根据本公开实施例的制造NOR型存储器件的流程中部分阶段的示意图；
[0011]图16(a)和16(b)示出了根据本公开另一实施例的制造NOR型存储器件的流程中部分阶段的示意图；
[0012]图17示出了根据本公开另一实施例的制造NOR型存储器件的流程中部分阶段的示意图；
[0013]图18示出了根据本公开另一实施例的制造NOR型存储器件的流程中部分阶段的示意图；
[0014]图19示出了根据本公开另一实施例的制造NOR型存储器件的流程中部分阶段的示意图；
[0015]图20示出了根据本公开另一实施例的制造NOR型存储器件的流程中部分阶段的示意图；
[0016]图21示意性示出了根据本公开实施例的NOR型存储器件的等效电路图；
[0017]图22(a)至27示出了根据本公开另一实施例的制造NOR型存储器件的流程中部分阶段的示意图；
[0018]图28示出了根据本公开另一实施例的制造NOR型存储器件的流程中部分阶段的示意图，
[0019]其中，图2(a)、11(a)、15(a)、16(a)、22(a)、24(a)、25(a)、26(a)、 27是俯视图，图2(a)中示出了AA
′
线、BB
′
线的位置，图25(a)中示出了 DD
′
线的位置，
[0020]图1、2(b)、3至7、8(a)、8(b)、9、10、11(b)、12(a)、13(a)、14(a)、 15(b)、16(b)、20、22(b)、23(a)、24(b)、25(b)、26(b)是沿AA
′
线的截面图，图23(a)中示出了CC
′
线的位置，
[0021]图11(c)、12(b)、13(b)、14(b)、15(c)、17至19是沿BB
′
线的截面图，
[0022]图23(b)、24(c)、25(c)、26(c)、28是沿CC
′
线截取的平面图，
[0023]图25(d)是沿DD
′
线的截面图。
[0024]贯穿附图，相同或相似的附图标记表示相同或相似的部件。
具体实施方式
[0025]以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0026]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0027]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元
件“下”。
[0028]根据本公开实施例的存储器件基于竖直型器件。竖直型器件可以包括在衬底上沿竖直方向(大致垂直于衬底表面的方向)设置的有源区，包括设于上下两端的源/漏区以及位于源/漏区之间的沟道区。源/漏区之间可以通过沟道区形成导电通道。在有源区中，源/漏区和沟道区例如可以通过掺杂浓度来限定。
[0029]根据本公开的实施例，有源区可以通过衬底上的器件层来限定。例如，器件层可以是半导体材料层，源/漏区可以分别形成在该半导体材料层在竖直方向上的相对两端，而沟道区可以形成在该半导体材料层在竖直方向上的中部。或者，可以在该半导体材料层(也可称为“基体层”) 的侧壁上生长(环状)纳米片层，源/漏区可以分别形成在纳米片层在竖直方向上的相对两端，而沟道区可以形成在纳米片层在竖直方向上的中部。栅堆叠可以延伸穿过器件层，从而有源区可以围绕栅堆叠的外周。在此，栅堆叠可以包括存储功能层(其中具有例如电荷捕获层或浮栅层等)，以便实现存储功能。这样，栅堆叠同与之相对的有本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种NOR型存储器件，包括：叠置在衬底上的多个器件层，其中，每个所述器件层包括在竖直方向上处于相对两端的第一源/漏区和第二源/漏区以及在竖直方向上处于所述第一源/漏区与所述第二源/漏区之间的沟道区；以及相对于所述衬底竖直延伸以穿过各个所述器件层的栅堆叠，所述栅堆叠包括栅导体层和设置在所述栅导体层与所述器件层之间的存储功能层，在所述栅堆叠与所述器件层相交之处限定存储单元，其中，所述存储功能层包括第一层，所述第一层具有分别对应于各所述器件层且在竖直方向上彼此不连续的多个部分。2.根据权利要求1所述的NOR型存储器件，其中，所述存储功能层中的所述第一层的所述多个部分分别自对准于各所述器件层。3.根据权利要求1或2所述的NOR型存储器件，其中，所述存储功能层还包括在竖直方向上连续延伸的第二层。4.根据权利要求3所述的NOR型存储器件，其中，所述第一层为导电层，所述第二层为绝缘层。5.根据权利要求1或2所述的NOR型存储器件，其中，在所述衬底上设置呈阵列布置的多个所述栅堆叠，其中，所述多个栅堆叠中的第一栅堆叠的栅导体层与所述多个栅堆叠中的第二栅堆叠的栅导体层彼此相对，所述第一栅堆叠的存储功能层以及所述第二栅堆叠的存储功能层在相应栅导体层面向所述器件层的侧壁上延伸，而没有延伸到所述第一栅堆叠的栅导体层与所述第二栅堆叠的栅导体层彼此相对的侧壁上。6.根据权利要求1或2所述的NOR型存储器件，还包括：多个隔离层，其中，所述多个器件层与所述多个隔离层交替叠置在所述衬底上且每个所述器件层在竖直方向上介于隔离层之间，所述存储功能层的所述第一层的所述多个部分中的每一部分在竖直方向上分别介于隔离层之间。7.根据权利要求6所述的NOR型存储器件，其中，所述多个器件层和所述多个隔离层具有与所述栅堆叠相对的侧壁，其中，所述隔离层的侧壁相对于所述器件层的侧壁在横向上向所述栅堆叠突出，所述存储功能层的所述第一层的所述多个部分中的每一部分设置于相应器件层的侧壁与该器件层上下的隔离层所限定的凹入内。8.根据权利要求6所述的NOR型存储器件，其中，所述多个器件层和所述多个隔离层中具有竖直延伸的孔，所述栅堆叠形成于所述孔中，其中，所述孔的与所述器件层相对应的部分相对于与所述隔离层相对应的部分在横向上扩大，所述存储功能层的所述第一层的所述多个部分中的每一部分设置于所述孔的与相应器件层相对应的部分内。9.根据权利要求8所述的NOR型存储器件，其中，所述存储功能层的所述第一层的所述多个部分中的每一部分在相应的器件层在所述孔中的侧壁以及该器件层下的隔离层在所述孔中的顶面、该器件层上的隔离层在所述孔中的底面上延伸。
10.根据权利要求8所述的NOR型存储器件，其中，所述存储功能层的所述第一层的所述多个部分中的每一部分在相应的器件层在所述孔中的侧壁上延伸，而没有延伸到该器件层下的隔离层在所述孔中的顶面、该器件层上的隔离层在所述孔中的底面上。11.根据权利要求8所述的NOR型存储器件，其中，在单个孔中设置有多个所述栅堆叠，其中，所述存储功能层沿着所述孔的侧壁设置，而没有延伸到所述多个栅堆叠之间。12.根据权利要求6所述的NOR型存储器件，其中，所述隔离层中包含与所述第一源/漏区和所述第二源/漏区中相同的掺杂剂。13.根据权利要求12所述的NOR型存储器件，其中，所述隔离层中掺杂剂的浓度不低于所述第一源/漏区和所述第二源/漏区中的掺杂浓度。14.根据权利要求6所述的NOR型存储器件，其中，所述第一源/漏区和所述第二源/漏区中的掺杂浓度在竖直方向上朝向所述沟道区减小。15.根据权利...

【专利技术属性】
技术研发人员：朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：