半导体结构制造技术

本公开提供一种半导体结构。根据本公开的一半导体结构包括源极特征与漏极特征、源极特征与漏极特征之间的主动区、主动区上方的栅极结构、设置于源极特征以及漏极特征还有栅极结构上方的前侧互连结构、设置于源极特征以及漏极特征还有栅极结构下方的后侧互连结构以及设置于后侧互连结构之中的储存元件。设置于后侧互连结构之中的储存元件。设置于后侧互连结构之中的储存元件。

【技术实现步骤摘要】
半导体结构


[0001]本公开涉及一种半导体结构及其形成方法，尤其涉及一种具有设置于后侧互连结构中的储存元件的半导体结构及其形成方法。

技术介绍

[0002]半导体集成电路(integrated circuit,IC)工业已经历了指数性的成长。技术在IC材料以及设计上的进步已经产生了好几世代的IC，其中每一世代相较于先前世代都具有更小且更复杂的电路。在IC的进化过程中，功能密度(即：每单位芯片面积的互连装置的数量)通常会增加，同时几何尺寸(即：使用制造工艺所能创建的最小组件(或线段))则会降低。这种微缩(scaling down)通常通过增加生产效率以及减少相关成本的方式来提供益处。此种微缩亦增加了处理以及制造IC的复杂性。
[0003]现今的电子装置包含挥发性(volatile)或非易失性(non
‑
volatile)电子存储器以储存数据。挥发性存储器在被供给电力时会储存数据，而非易失性存储器则能够在电源被移除时保持数据的储存。对于下一世代的非易失性存储器技术，磁阻式随机存取存储器(magneto
‑
resistive random
‑
access memory,MRAM)是备受期待的候选者。MRAM装置可被整合到设置于装置基板上方的前侧(frontside)互连结构之中。尽管现行的MRAM整合方案通常已足以满足其预期目的，但是它们并非在所有方面都是完全令人满意的。

技术实现思路

[0004]本公开实施例提供一种半导体结构。上述半导体结构包括源极特征以及漏极特征、源极特征与漏极特征之间的主动区、主动区上方的栅极结构、设置于源极特征以及漏极特征还有栅极结构上方的前侧互连结构、设置于源极特征以及漏极特征还有栅极结构下方的后侧互连结构以及设置于后侧互连结构之中的储存元件。
[0005]本公开实施例提供一种半导体结构。上述半导体结构包括第一源极特征以及第二源极特征、设置于第一源极特征与第二源极特征之间的漏极特征、在第一源极特征与漏极特征之间延伸的第一主动区、在漏极特征与第二源极特征之间延伸的第二主动区、位于第一主动区上方的第一栅极结构、位于第二主动区上方的第二栅极结构、设置于第一源极特征与第二源极特征和第一栅极结构以及第二栅极结构上方，并且电性耦接至第一源极特征与第二源极特征和第一栅极结构以及第二栅极结构的前侧互连结构、设置于第一源极特征与第二源极特征和漏极特征还有第一栅极结构以及第二栅极结构下方的后侧互连结构以及设置于后侧互连结构之中的储存元件。后侧互连结构电性耦接至漏极特征。
[0006]本公开实施例提供一种半导体结构的形成方法。上述半导体结构的形成方法包括在基板上方形成一晶体管。上述晶体管包括源极特征、漏极特征、夹设于源极特征与漏极特征之间的主动区以及位于主动区上方的栅极结构。上述半导体结构的形成方法还可以包括在源极特征上方形成源极接点通孔，其中源极接点通孔电性耦接至源极特征、形成前侧互连结构，前侧互连结构设置在源极接点通孔上方，且电性耦接至源极接点通孔、在形成前侧
互连结构之后形成后侧漏极接点，后侧漏极接点电性耦接至漏极特征且远离前侧互连结构以及形成耦接至后侧漏极接点的后侧互连结构。后侧互连结构包括储存元件。
附图说明
[0007]本公开自后续实施方式及附图可更佳理解。须强调的是，依据产业的标准作法，各种特征并未按比例绘制，并仅用于说明的目的。事实上，各种特征的尺寸可能任意增加或减少以清楚论述。
[0008]图1为根据本公开一或多个方式所示，在后侧互连结构中具有储存元件的半导体结构的形成方法的流程图。
[0009]图2为根据本公开一或多个方式所示，在根据图1的方法的制造工艺期间，工作件的局部截面图。
[0010]图3为根据本公开一或多个方式所示，在根据图1的方法的制造工艺期间，工作件的局部截面图。
[0011]图4为根据本公开一或多个方式所示，在根据图1的方法的制造工艺期间，工作件的局部截面图。
[0012]图5为根据本公开一或多个方式所示，在根据图1的方法的制造工艺期间，工作件的局部截面图。
[0013]图6为根据本公开一或多个方式所示，在根据图1的方法的制造工艺期间，工作件的局部截面图。
[0014]图7为根据本公开一或多个方式所示，在根据图1的方法的制造工艺期间，工作件的局部截面图。
[0015]图8为根据本公开一或多个方式所示，在根据图1的方法的制造工艺期间，工作件的局部截面图。
[0016]图9为根据本公开一或多个方式所示，在根据图1的方法的制造工艺期间，工作件的局部截面图。
[0017]图10为根据本公开一或多个方式所示，储存元件的放大局部截面图。
[0018]图11为根据本公开一或多个方式所示，半导体结构中的互连特征的示意性截面图。
[0019]图12为根据本公开一或多个方式所示，半导体结构中的俯视布局图。
[0020]图13为根据本公开一或多个方式所示，半导体结构中的俯视布局图。
[0021]图14为根据本公开一或多个方式所示，半导体结构中的俯视布局图。
[0022]图15根据本公开一或多个方式显示了通过在后侧互连结构中包括储存元件所带来的面积降低。
[0023]附图标记如下：
[0024]100:方法
[0025]102～114:方块
[0026]200:工作件
[0027]202:基板
[0028]206:牺牲插塞
[0029]208:纳米结构
[0030]208A:第一主动区
[0031]208B:第二主动区
[0032]210A:第一栅极结构
[0033]210B:第二栅极结构
[0034]211:栅极间隔物
[0035]212:内部间隔特征
[0036]214S1:第一源极特征
[0037]214S2:第二源极特征
[0038]214D:漏极特征
[0039]216:接触蚀刻停止层
[0040]218:第一ILD层
[0041]220:硅化物特征
[0042]222S1:第一源极接点
[0043]222S2:第二源极接点
[0044]224:第一蚀刻停止层
[0045]226:第二ILD层
[0046]232S1:第一源极接点通孔
[0047]232S2:第二源极接点通孔
[0048]240:前侧互连结构
[0049]260:衬垫
[0050]262:后侧介电层
[0051]264:硅化物层
[0052]266:后侧漏极接点
[0053]268:第三ILD层
[0054]270:第一后侧金属线
[0055]272:第二ESL
[0056]274:保护层
[0057]276:介电层
[0058]278:顶部本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包括：一源极特征以及一漏极特征；一主动区，位于上述源极特征与上述漏极特征之间；一栅极结构，位于上述主动区上方；一前侧互连结构，设置于上述源极特征...

【专利技术属性】
技术研发人员：苏信文，陈瑞麟，林士豪，庄明谚，王晨晨，洪连嵘，王屏薇，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：