本发明专利技术公开了一种GaN基HFETs器件,包括由下往上依次叠加的SiC衬底、AlN成核层、GaN沟道层,所述GaN沟道层上方呈对称结构设置有源极和漏极,所述源极和漏极之间设有AlN插层、势垒层和栅极,所述势垒层的上方中部设有栅下介质,所述栅极固定在栅下介质的上表面,所述栅下介质包括若干栅下介质块多层复合而成,任意相邻的两块所述栅下介质块的介电常数均不相同,所述栅下介质的两侧过原子层沉积形成有Al2O3钝化层。采用上述技术方案,通过在栅极下方设置多种不同介电常数的栅下介质,从而进一步调节GaN基HFETs器件电学特性,新方向的调节方式,结合现有的调控方法,能够有效改善GaN基HFETs器件的输运特性,使得GaN基HFETs器件能够在大功率及电力电子等领域中的应用。够在大功率及电力电子等领域中的应用。够在大功率及电力电子等领域中的应用。
【技术实现步骤摘要】
一种GaN基HFETs器件及其栅下应变调控方法
[0001]本专利技术涉及电子元器件
,具体指一种GaN基HFETs器件及其栅下应变调控方法。
技术介绍
[0002]GaN基异质结场效应晶体管HFETs因其高二维电子气浓度和高击穿场强等优点,在大功率及电力电子器件等方面有着广泛的应用前景。GaN基材料具有强的自发极化与压电极化效应,即使栅压为零时GaN基HFETs沟道中也可形成高浓度二维电子气2DEG。2DEG的输运特性是GaN基HFETs器件研究中的重要关切之一。
[0003]为提高GaN基HFETs中2DEG的输运特性。国内外研究人员从材料、结构、工艺等方面做了许多努力并取得了很大进步。目前,输运特性的调节,主要有两方面,一方面栅极偏压V
GS
通过控制2DEG的浓度来决定输运沟道的通断,从而对横向漏电流I
DS
的大小起到一定调节作用。但是,上述调节方式的调节能力具有一定的局限性。无法满足GaN基HFETs器件在大功率及电力电子等领域中应用。
[0004]另一方面,在GaN基HFETs中,与栅下势垒层应变分布相关的极化库仑场散射是影响2DEG输运特性的另一重要因素。因此,对GaN基HFETs中栅下应变的研究具有重要意义。为此,提出一种GaN基HFETs器件及其栅下应变调控方法很有必要。
技术实现思路
[0005]本专利技术根据现有技术的不足,提出一种GaN基HFETs器件及其栅下应变调控方法,该方法为GaN基HFETs器件电学特性的调节提供了新方向,进一步提高GaN基HFETs器件的输运特性。
[0006]为了解决上述技术问题,本专利技术的技术方案为:
[0007]一种GaN基HFETs器件,包括由下往上依次叠加的SiC衬底、AlN成核层、GaN沟道层,所述GaN沟道层上方呈对称结构设置有源极和漏极,所述源极和漏极之间设有AlN插层、势垒层和栅极,所述势垒层的上方中部设有栅下介质,所述栅极固定在栅下介质的上表面,所述栅下介质包括若干栅下介质块多层复合而成,任意相邻的两块所述栅下介质块的介电常数均不相同,所述栅下介质的两侧过原子层沉积形成有Al2O3钝化层。
[0008]作为优选,所述栅下介质包括5块栅下介质块,5块所述栅下介质块从近源极侧至近漏极侧依次为SiO2/Al2O3/HfO2/Al2O3/AlN。
[0009]作为优选,所有所述栅下介质块的长度之和与栅极的长度相同。
[0010]作为优选,所述栅极由Ni和Au双层复合而成,其中Ni和Au的厚度分别为60nm和160nm。
[0011]作为优选,所述势垒层由Al
0.21
Ga
0.79
N制成,其厚度为23nm。
[0012]作为优选,所述势垒层两端通过欧姆接触工艺分别与源极和漏极相连接,所述势垒层两端分别与源极、漏极相连接的欧姆接触金属为Ti、Al、Ni、Au四层复合金属。
[0013]作为优选,所述GaN沟道层与AlN插层界面处且在GaN沟道层这一侧有二维电子气。
[0014]本专利技术还提供一种GaN基HFETs器件的栅下应变的调控方法,其特征在于,在栅极下方设置由多种不同介电常数的栅下介质块复合而成的栅下介质,通过调节栅下介质块的数量以及栅下介质的长度和厚度,实现栅下应变的调控。
[0015]本专利技术具有以下的特点和有益效果:
[0016]采用上述技术方案,通过在栅极下方设置多种不同介电常数的栅下介质,使得当对器件施加栅压后,不同介电常数的栅下介质上的压降不同,这显然使得对应于不同介电常数的栅下介质的栅下AlGaN势垒层上的压降不同;又由于逆压电效应,栅下AlGaN势垒层应变沿着沟道从栅极近源端至栅极近漏端也将不同,从而可实现对栅下势垒层应变的调控。应变的改变将导致与应变相关的栅下极化库仑场散射的改变,而极化库仑场散射对器件电学特性有重要影响,从而有助于进一步调节GaN基HFETs器件电学特性,新方向的调节方式,结合现有的调控方法,能够有效改善GaN基HFETs器件的输运特性,使得GaN基HFETs器件能够在大功率及电力电子等领域中的应用。
附图说明
[0017]为了更清楚地说明本专利技术实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本专利技术的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
[0018]图1为本专利技术实施例的结构示图。
[0019]图中,1
‑
SiC衬底、2
‑
AlN成核层、3
‑
GaN沟道层、4
‑
二维电子气、5
‑
AlN插层、6
‑
势垒层、7
‑
源极、8
‑
栅极、9
‑
漏极、10
‑
Al2O3钝化层、11
‑
栅下介质块。
具体实施方式
[0020]需要说明的是,在不冲突的情况下,本专利技术中的实施例及实施例中的特征可以相互组合。
[0021]在本专利技术的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本专利技术和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本专利技术的限制。此外,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本专利技术的描述中,除非另有说明,“多个”的含义是两个或两个以上。
[0022]在本专利技术的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以通过具体情况理解上述术语在本专利技术中的具体含义。
[0023]本专利技术提供了一种GaN基HFETs器件,如图1所示,包括由下往上依次叠加的SiC衬底1、AlN成核层2、GaN沟道层3,所述GaN沟道层3上方呈对称结构设置有源极7和漏极9,所述源极7和漏极9之间设有AlN插层5、势垒层6和栅极8,所述势垒层6的上方中部设有栅下介质,所述栅极8固定在栅下介质的上表面,所述栅下介质包括若干栅下介质块11多层复合而成,任意相邻的两块所述栅下介质块的介电常数均不相同,所述栅下介质的两侧过原子层沉积形成有Al2O3钝化层10。所述GaN沟道层3与AlN插层5界面处且在Ga本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种GaN基HFETs器件,包括由下往上依次叠加的SiC衬底(1)、AlN成核层(2)、GaN沟道层(3),所述GaN沟道层(3)上方呈对称结构设置有源极(7)和漏极(9),所述源极(7)和漏极(9)之间设有AlN插层(5)、势垒层(6)和栅极(8),其特征在于,所述势垒层(6)的上方中部设有栅下介质,所述栅极(8)固定在栅下介质的上表面,所述栅下介质包括若干栅下介质块(11)多层复合而成,任意相邻的两块所述栅下介质块的介电常数均不相同,所述栅下介质的两侧通过原子层沉积形成有Al2O3钝化层(10)。2.根据权利要求1所述的GaN基HFETs器件,其特征在于,所述栅下介质包括5块栅下介质块(11),5块所述栅下介质块(11)从近源极(7)侧至近漏极(9)侧依次为SiO2/Al2O3/HfO2/Al2O3/AlN。3.根据权利要求1所述的GaN基HFETs器件,其特征在于,所有所述栅下介质块(11)的长度之和与栅极(8)的长度相同。4.根据权利要求1所述的GaN基HFETs器件,其特征在于,所述...
【专利技术属性】
技术研发人员:刘艳,陈思敏,程知群,王涛,
申请(专利权)人:杭州电子科技大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。