碳化硅MOS器件制造技术

本实用新型专利技术公开一种碳化硅MOS器件，包括：N+型衬底层和位于N+型衬底层上部的N

【技术实现步骤摘要】
碳化硅MOS器件


[0001]本技术涉及功率半导体器件
，尤其涉及一种碳化硅MOS器件。

技术介绍

[0002]碳化硅材料与硅材料相比，具有较大的禁带宽度、较高的载流子饱和速率和较大的热导率等优良特性，因此使用碳化硅材料制作的电力电子器件性能远超硅材料；采用碳化硅材料制作的功率器件具有更低的导通损耗、开关损耗以及更好的电压阻断能力，因此具有广阔的应用前景。
[0003]MOSFET器件一般作为大功率的开关器件在电路中使用，对于开关器件，一般在开启时处于线性区，即器件处于低导通电压高导通电流的模式；而当开关关闭时，器件处于截止区，此时器件两端能承受高电压且只有极小的漏电流。

技术实现思路

[0004]本技术的目的是提供一种碳化硅MOS器件，该碳化硅MOS器件有利于增加导通电场，从而增大了电流，提高了器件整体的驱动能力，也改善了碳化硅MOS器件的 导通电阻，从而降低了器件的功耗。
[0005]为达到上述目的，本技术采用的技术方案是：一种碳化硅MOS器件，包括：N+型衬底层和位于N+型衬底层上部的N
‑
漂移层，所述N
‑
漂移层中上部具有一P
‑
型基区，位于所述P
‑
型基区上部具有在水平方向依次连接的左N+体区、P+型源极区、右N+体区，所述左N+体区、右N+体区各自与P+型源极区相背的一侧与N
‑
漂移层之间通过P
‑
型基区隔离，所述左N+体区、P
‑
型基区左侧各自上表面均覆盖有一第一栅氧化层，所述右N+体区、P
‑
型基区右侧各自上表面均覆盖有一第二栅氧化层；
[0006]所述第一栅氧化层、第二栅氧化层各自上表面均覆盖有一多晶硅栅极层，此多晶硅栅极层上表面覆盖有一介质层，一源极金属层与P+型源极区电接触，一栅极金属层与多晶硅栅极层电接触，一漏极金属层与N+型衬底层的下表面电接触；
[0007]所述P
‑
型基区内且位于左N+体区、P+型源极区、右N+体区下方设置有一条形P+电阻区，此条形P+电阻区的宽度大于P+型源极区的宽度。
[0008]上述技术方案中进一步改进的方案如下：
[0009]1、上述方案中，所述P
‑
型基区与N
‑
漂移层的接触面为圆弧形面。
[0010]2、上述方案中，所述左N+体区、右N+体区与P
‑
型基区接触的表面形状为半圆弧形。
[0011]3、上述方案中，所述左N+体区、右N+体区与P
‑
型基区的深度比为10：20~35。
[0012]4、上述方案中，所述条形P+电阻区与P+型源极区的宽度比为10：3~6。
[0013]由于上述技术方案的运用，本技术与现有技术相比具有下列优点：
[0014]1、本技术碳化硅MOS器件，其位于P
‑
型基区上部具有在水平方向依次连接的左N+体区、P+型源极区、右N+体区，左N+体区、右N+体区各自与P+型源极区相背的一侧与N
‑
漂移层之间通过P
‑
型基区隔离，有利于增加导通电场，从而增大了电流，提高了器件整体的
驱动能力。
[0015]2、本技术碳化硅MOS器件，其P
‑
型基区内且位于左N+体区、P+型源极区、右N+体区下方设置有一条形P+电阻区，此条形P+电阻区的宽度大于P+型源极区的宽度，改善了碳化硅MOS器件的 导通电阻，从而降低了器件的功耗。
附图说明
[0016]附图1为本技术的碳化硅MOS器件的结构示意图。
[0017]以上附图中：1、N+型衬底层；2、N
‑
漂移层；3、P
‑
型基区；41、左N+体区；42、右N+体区；5、P+型源极区；61、第一栅氧化层；62、第二栅氧化层；7、多晶硅栅极层；8、介质层；9、源极金属层；10、栅极金属层；11、漏极金属层；12、条形P+电阻区。
具体实施方式
[0018]在本专利的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利的具体含义。
[0019]实施例1：一种碳化硅MOS器件，包括：N+型衬底层1和位于N+型衬底层1上部的N
‑
漂移层2，所述N
‑
漂移层2中上部具有一P
‑
型基区3，位于所述P
‑
型基区3上部具有在水平方向依次连接的左N+体区41、P+型源极区5、右N+体区42，所述左N+体区41、右N+体区42各自与P+型源极区5相背的一侧与N
‑
漂移层2之间通过P
‑
型基区3隔离，所述左N+体区41、P
‑
型基区3左侧各自上表面均覆盖有一第一栅氧化层61，所述右N+体区42、P
‑
型基区3右侧各自上表面均覆盖有一第二栅氧化层62；
[0020]所述第一栅氧化层61、第二栅氧化层62各自上表面均覆盖有一多晶硅栅极层7，此多晶硅栅极层7上表面覆盖有一介质层8，一源极金属层9与P+型源极区5电接触，一栅极金属层10与多晶硅栅极层7电接触，一漏极金属层11与N+型衬底层1的下表面电接触；
[0021]所述P
‑
型基区3内且位于左N+体区41、P+型源极区5、右N+体区42下方设置有一条形P+电阻区12，此条形P+电阻区12的宽度大于P+型源极区5的宽度。
[0022]上述左N+体区41、右N+体区42与P
‑
型基区3接触的表面形状为半圆弧形。
[0023]上述左N+体区41、右N+体区42与P
‑
型基区3的深度比为10：30。
[0024]上述条形P+电阻区与P+型源极区5的宽度比为10：3.2。
[0025]实施例2：一种碳化硅MOS器件，包括：N+型衬底层1和位于N+型衬底层1上部的N
‑
漂移层2，所述N
‑
漂移层2中上部具有一P
‑
型基区3，位于所述P
‑
型基区3上部具有在水平方向本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅MOS器件，其特征在于：包括：N+型衬底层（1）和位于N+型衬底层（1）上部的N
‑
漂移层（2），所述N
‑
漂移层（2）中上部具有一P
‑
型基区（3），位于所述P
‑
型基区（3）上部具有在水平方向依次连接的左N+体区（41）、P+型源极区（5）、右N+体区（42），所述左N+体区（41）、右N+体区（42）各自与P+型源极区（5）相背的一侧与N
‑
漂移层（2）之间通过P
‑
型基区（3）隔离，所述左N+体区（41）、P
‑
型基区（3）左侧各自上表面均覆盖有一第一栅氧化层（61），所述右N+体区（42）、P
‑
型基区（3）右侧各自上表面均覆盖有一第二栅氧化层（62）；所述第一栅氧化层（61）、第二栅氧化层（62）各自上表面均覆盖有一多晶硅栅极层（7），此多晶硅栅极层（7）上表面覆盖有一介质层（8），一源极金属层（9）与P+型源极区（...

【专利技术属性】
技术研发人员：陈远华，居长朝，徐烨钧，
申请(专利权)人：苏州泰晶微半导体有限公司，
类型：新型
国别省市：