半导体封装设备制造技术

一种半导体封装设备包括：封装基板、封装基板上的中介层、中介层上的半导体封装、以及在中介层和半导体封装之间的底部填充物。中介层包括在中介层的上部的至少一个第一沟槽，该至少一个第一沟槽在平行于封装基板的顶表面的第一方向上延伸。至少一个第一沟槽与半导体封装的边缘区域竖直重叠。底部填充物填充至少一个第一沟槽的至少一部分。一个第一沟槽的至少一部分。一个第一沟槽的至少一部分。

【技术实现步骤摘要】
半导体封装设备
[0001]相关申请的交叉引用
[0002]本美国非临时申请要求于2021年3月18日向韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0034985的优先权，其全部公开内容通过引用合并于此。


[0003]本专利技术构思涉及一种半导体封装设备。

技术介绍

[0004]响应于电子工业的快速发展和用户需求，电子产品变得越来越小，并且功能越来越多。对于这样的电子产品，期望用于电子产品的半导体器件的小型化和多功能化。因此，提出了一种半导体封装，其中，具有贯通电极的多个半导体芯片在竖直方向上堆叠。

技术实现思路

[0005]当半导体封装设置在中介层上时，应力可以被施加到中介层与半导体封装的边缘相邻的上部。本专利技术构思的一些示例实施例提供了一种能够降低应力的半导体封装设备。
[0006]本专利技术构思的目的不限于上述内容，并且从以下描述中，本领域技术人员将清楚地理解上面未提及的其他目的。
[0007]根据本专利技术构思的一些示例实施例，半导体封装设备可以包括：封装基板、封装基板上的中介层、中介层上的半导体封装、以及在中介层和半导体封装之间的底部填充物。中介层可以在中介层的上部设置有至少一个第一沟槽，并且该至少一个第一沟槽可以在平行于封装基板的顶表面的第一方向上延伸。至少一个第一沟槽可以与半导体封装的边缘区域竖直重叠。底部填充物可以填充至少一个第一沟槽的至少一部分。
[0008]根据本专利技术构思的一些示例实施例，半导体封装设备可以包括：封装基板、封装基板上的中介层、中介层上的半导体封装、以及在中介层和半导体封装之间的底部填充物。中介层可以包括硅基板、硅基板上的布线层、以及布线层上的上焊盘。布线层可以包括在介电层的上部设置有多个凹部的介电层、以及介电层中的布线结构，多个凹部与半导体封装的边缘区域竖直重叠。布线结构可以包括与上焊盘接触的通孔部分。凹部中的每一个的深度可以小于通孔部分的厚度。
[0009]根据本专利技术构思的一些示例实施例，半导体封装设备可以包括封装基板、封装基板上的中介层、中介层上的多个半导体封装、多个半导体封装中的每一个包括顺序堆叠在彼此上的第一半导体芯片和多个第二半导体芯片、以及在中介层和第一半导体芯片之间的底部填充物。第一半导体芯片和第二半导体芯片中的每一个可以包括多个贯通电极。中介层可以在中介层的上部设置有多个沟槽，并且多个沟槽可以在平行于封装基板的顶表面的第一方向上延伸。沟槽中的至少一个可以与第一半导体芯片的边缘区域竖直重叠。底部填充物可以填充沟槽中的每一个的至少一部分。沟槽中的每一个可以在平行于封装基板的顶表面的第二方向上具有宽度。第二方向可以与第一方向相交。沟槽可以在第二方向上以一
间距彼此间隔开。宽度可以在约10μm至约15μm之间。间距可以在约10μm至约15μm之间。沟槽中的每一个的深度可以在约30μm至约50μm之间。
附图说明
[0010]图1示出了表示根据本专利技术构思的一些示例实施例的半导体设备的平面图。
[0011]图2示出了沿图1的线I
‑
I'截取的截面图。
[0012]图3示出了示出图1的aa部分的放大图。
[0013]图4示出了示出图2的bb部分的放大图。
[0014]图5和图6示出了对应于图2的bb部分的比较例的放大截面图。
[0015]图7示出了对应于图2的bb部分的放大截面图。
[0016]图8示出了示出根据实施例和比较例施加到上焊盘的应力的图。
[0017]图9和10示出了示出图1的aa部分的放大平面图。
[0018]图11示出了示出根据本专利技术构思的一些示例实施例的半导体封装设备沿图1的线I
‑
I'截取的截面图。
[0019]图12示出了示出根据本专利技术构思的一些示例实施例的半导体封装设备沿图1的线I
‑
I'截取的截面图。
具体实施方式
[0020]下面将参照附图描述根据本专利技术构思的半导体封装。
[0021]图1示出了示出根据本专利技术构思的半导体封装设备1的平面图。图2示出了沿图1的线I
‑
I'截取的截面图。为清楚起见，图2中省略了一些组件。
[0022]参照图1和图2，半导体封装设备1可以包括封装基板900、中介层800、多个半导体封装PK和第三半导体芯片300。在一些实施例中，半导体封装PK可以具有彼此相同的配置。例如，半导体封装PK中的每一个可以包括第一半导体芯片100和第二半导体芯片200和200'。
[0023]两个半导体封装PK可以设置在与第三半导体芯片300的第一侧相邻的区域处，并且另外两个半导体封装PK可以设置在与第三半导体芯片300的第二侧相邻的区域处。在一些实施例中，第三半导体芯片300的第一侧和第二侧可以彼此相对。基于设计，可以对半导体封装PK的数量、半导体封装PK相对于第三半导体芯片300的布置、以及第三半导体芯片300的放置引入变化。
[0024]封装基板900可以是例如印刷电路板。在以下描述中，第一方向D1被定义为指代平行于封装基板900的顶表面的方向。第二方向D2被定义为指代平行于封装基板900的顶表面且与第一方向D1相交的方向。第三方向D3被定义为指代垂直于封装基板900的顶表面的方向。
[0025]封装基板900可以包括上金属焊盘960和下金属焊盘970。外部连接端子980可以设置在下金属焊盘970上。外部连接端子980可以是例如焊球。
[0026]中介层800可以设置在封装基板900上。中介层800可以包括硅基板810和布线层820。布线层820可以设置在硅基板810上。布线层820可以包括介电层821和布线结构822。介电层821可以包括介电材料，或者可以由介电材料形成。在一些实施例中，介电层821的介电
材料可以包括环氧化合物和玻璃纤维。例如，玻璃纤维被浸渍在环氧化合物中。布线结构822可以包括金属材料，或者可以由金属材料形成，例如铜(Cu)。上焊盘860可以设置在布线层820的上部，并且上焊盘860可以连接到布线结构822和/或接合线。
[0027]半导体封装PK可以包括第一半导体芯片100和第二半导体芯片200和200'。第二半导体芯片200和200'可以在竖直方向上堆叠在第一半导体芯片100上。例如，半导体封装PK可以包括半导体芯片堆叠。
[0028]第一半导体芯片100可以被称为基础芯片或缓冲芯片。在一些实施例中，第一半导体芯片100可以是逻辑芯片。第一半导体芯片100可以是例如存储器控制器。
[0029]第一半导体芯片100可以包括第一半导体基板110、第一电路层120、第一钝化层130和多个第一贯通电极140。第一半导体基板110可以是例如硅基板。第一电路层120可以设置在第一半导体基板110的底表面上，并且第一钝化层130可以设置在第一半导体基板110的顶表面上。第一电路层120可以在其中具有诸如晶本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装设备，包括：封装基板；中介层，在所述封装基板上；半导体封装，在所述中介层上；以及底部填充物，在所述中介层和所述半导体封装之间，其中，所述中介层在所述中介层的上部设置有至少一个第一沟槽，所述至少一个第一沟槽在平行于所述封装基板的顶表面的第一方向上延伸，其中，所述至少一个第一沟槽与所述半导体封装的边缘区域竖直重叠，并且其中，所述底部填充物填充所述至少一个第一沟槽的至少一部分。2.根据权利要求1所述的半导体封装设备，其中，所述中介层包括：硅基板；布线层，在所述硅基板上；以及焊盘，在所述布线层上，其中，所述布线层包括介电层和所述介电层中的布线结构，其中，所述布线结构包括与所述焊盘接触的通孔部分，并且其中，所述第一沟槽的深度小于所述通孔部分的厚度。3.根据权利要求2所述的半导体封装设备，其中，所述介电层包括环氧化合物和浸渍在所述环氧化合物中的玻璃纤维。4.根据权利要求2所述的半导体封装设备，其中，所述布线结构还包括连接到所述通孔部分的线路部分，并且其中，所述线路部分设置在低于所述第一沟槽的底表面处。5.根据权利要求1所述的半导体封装设备，其中，所述至少一个第一沟槽包括多个沟槽，其中，所述多个沟槽中的每一个在与所述第一方向相交的第二方向上具有宽度，所述第二方向平行于所述封装基板的顶表面，并且其中，所述多个沟槽在所述第二方向上以一间距彼此间隔开。6.根据权利要求5所述的半导体封装设备，其中，所述宽度具有10μm至15μm之间的值，并且所述间距具有10μm至15μm之间的值。7.根据权利要求5所述的半导体封装设备，其中，所述多个沟槽中的每一个的深度具有30μm至50μm之间的值。8.根据权利要求1所述的半导体封装设备，其中，所述半导体封装包括：第一半导体芯片；以及多个第二半导体芯片，堆叠在所述第一半导体芯片上，其中，所述第一半导体芯片包括：第一半导体基板；以及多个第一贯通电极，贯穿所述第一半导体基板，并且
其中，所述第二半导体芯片中的每一个包括：第二半导体基板；以及多个第二贯通电极，贯穿所述第二半导体基板。9.根据权利要求8所述的半导体封装设备，其中，所述底部填充物和所述第一沟槽的底表面之间存在间隙。10.根据权利要求8所述的半导体封装设备，还包括：多个第二沟槽，形成在所述第一半导体芯片的下部，并与所述第一半导体芯片的边缘区域竖直重叠，其中，所述底部填充物填充所述多个第二沟槽中的每一个的一部分。11.根据权利要求1所述的半导体封装设备，其中，所述至少一个第一沟槽包括具有第一部分、第二部分和第三部分的沟槽，所述第一部分在所述第一方向上延伸，所述第二部分在与所述半导体封装的角部竖直重叠的位置处弯曲，并且所述第三部分在平行于所述封装基板的顶表面的第二方向上延伸，所述第二方向与所述第一方向相交，并且其中，所述第三部分将所述第一部分和所述第二部分彼此连接。12.根据权利要求1所述的半导体封装设备，还包括：第三半导体芯片，在所述中介层上，其中，所述第三半导体芯片与所述半导体封装间隔开。13.根据权利要求12所述的半导体封装设备，...

【专利技术属性】
技术研发人员：卢炯均，裵健希，裵相友，裵真秀，崔德瑄，崔镒朱，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：