信号发送装置、发送和接收系统以及发送和接收方法制造方法及图纸

本申请涉及信号发送装置、接收装置、发送和接收系统以及方法。一种信号发送装置包括输出控制电路和发送电路。当在第一至第四符号之间存在最大转变时，输出控制电路通过将第一符号、第二符号、第三符号和第四符号的第二比特位的逻辑电平反相来生成第一编码符号、第二编码符号、第三编码符号和第四编码符号以及反相标志信号，以及基于第一至第四编码符号生成第一输出控制信号和第二输出控制信号。发送电路可以发送反相标志信号和基于第一输出控制信号和第二输出控制信号而生成的Tx(发送)信号。号和第二输出控制信号而生成的Tx(发送)信号。号和第二输出控制信号而生成的Tx(发送)信号。

【技术实现步骤摘要】
信号发送装置、发送和接收系统以及发送和接收方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年3月23日提交韩国知识产权局的韩国申请第10
‑
2021
‑
0037594号的优先权，其整体内容通过引用合并且于此。


[0003]各实施方式总体上涉及集成电路技术，更具体地，涉及信号发送电路、信号接收电路、使用信号发送电路和信号接收电路的发送和接收系统以及发送和接收方法。

技术介绍

[0004]电子装置可以包括许多个电子部件。在电子部件中，计算机系统可以包括由半导体构成的许多个半导体设备。构成计算机系统的半导体设备可以发送和接收时钟信号和数据以彼此通信。每个半导体设备可以通过诸如数据总线的信号总线耦接至其他半导体设备，并且通过信号总线发送具有与数据对应的信息的信号。每个半导体设备可以包括信号发送电路以通过信号总线发送信号，并且信号发送电路可以通过信号总线发送模拟电压以便发送信号。通常，信号发送电路可以发送对应于高逻辑电平的模拟电压和对应于低逻辑电平的模拟电压。然而，为了通过一次信号发送来发送更多条信息，使用PAM(脉冲幅度调制)的多电平信号发送方法被采用。多电平信号发送方法可以对通过信号总线发送的模拟电压的电平进行划分，将2比特位或更多比特位的数字信息作为一个模拟信号进行发送。

技术实现思路

[0005]在一个实施方式中，一种信号发送装置可以包括输出控制电路和发送电路。输出控制电路可被配置为生成第一符号、第二符号、第三符号和第四符号，每个符号具有对应于输出数据流的第一比特位和第二比特位；当在第一至第四符号之间存在最大转变时，通过将第一符号、第二符号、第三符号和第四符号的第二比特位的逻辑电平反相来生成第一编码符号、第二编码符号、第三编码符号和第四编码符号以及反相标志信号，以及基于第一至第四编码符号生成第一输出控制信号和第二输出控制信号。发送电路可被配置为发送反相标志信号和基于第一和第二输出控制信号生成的发送(Tx)信号。
[0006]在一个实施方式中，一种发送和接收系统可以包括信号发送装置和信号接收装置。信号发送装置可被配置为发送具有多个电压电平的Tx信号。信号接收装置可被配置为接收Tx信号。信号发送装置可以包括输出控制电路和发送电路。输出控制电路可被配置为生成第一符号、第二符号、第三符号和第四符号，每个符号具有对应于输出数据流的第一比特位和第二比特位；当在第一至第四符号之间存在最大转变时，通过将第一符号、第二符号、第三符号和第四符号的第二比特位的逻辑电平反相生来成第一编码符号、第二编码符号、第三编码符号和第四编码符号以及反相标志信号，以及基于第一至第四编码符号生成第一输出控制信号和第二输出控制信号。发送电路可被配置为发送反相标志信号和基于第一和第二输出控制信号生成的Tx信号。信号接收装置可以包括接收电路和输入控制电路。
接收电路可被配置为基于Tx信号生成接收(Rx)符号，以及接收反相标志信号。输入控制电路可被配置为基于Rx符号和反相标志信号恢复第一至第四符号。
[0007]在一个实施方式中，一种发送和接收方法可以包括：基于多个数据生成第一符号、第二符号、第三符号和第四符号，每个符号包括第一比特位和第二比特位。该方法可以包括：当在第一至第四符号之间存在最大转变时，生成反相标志信号，将第一至第四符号的第二比特位的逻辑电平反相，以及提供包括反相的第二比特位的第一至第四符号作为第一编码符号、第二编码符号、第三编码符号和第四编码符号。并且该方法可以包括发送反相标志信号和基于第一至第四编码符号生成的Tx信号。
附图说明
[0008]图1是图示根据实施方式的半导体系统的配置以及通过发送(Tx)信号总线发送的Tx信号的电压电平的示图。
[0009]图2是图示根据实施方式的发送和接收系统的配置的示图。
[0010]图3是图示根据实施方式的信号发送装置的操作的流程图。
[0011]图4是图示根据实施方式的信号接收装置的操作的流程图。
[0012]图5是图示图2所示的输出控制电路的配置的示图。
[0013]图6是图示图5所示的编码电路的配置的示图。
[0014]图7是图示图5所示的第一发送器的配置的示图。
[0015]图8是图示图2所示的第一接收器的配置的示图。
[0016]图9是图示图2所示的输入控制电路的配置的示图。
[0017]图10是图示图9所示的解码电路的配置的示图。
[0018]图11A和图11B是示出根据本实施方式的通过信号发送装置生成的符号和Tx信号的表格。
具体实施方式
[0019]在下文中，将参考附图通过实施方式的示例来描述根据本公开的信号发送电路、信号接收电路、使用信号发送电路和接收电路的发送和接收系统以及发送和接收方法。
[0020]图1是示出根据实施方式的半导体系统1的配置以及通过Tx信号总线101发送的Tx信号TS的电压电平的示图。参照图1，半导体系统1可以包括第一半导体设备110和第二半导体设备120。第一半导体设备110可以提供第二半导体设备120操作所需的各种控制信号。第一半导体设备110可以包括各种类型的主机设备。例如，第一半导体设备110可以包括CPU(中央处理单元)、GPU(图形处理单元)、MMP(多媒体处理器)、数字信号处理器、AP(应用处理器)和存储器控制器中的一个或更多个。第二半导体设备120可以是例如存储器设备，并且该存储器设备可以包括易失性存储器和非易失性存储器。易失性存储器的示例可以包括SRAM(静态RAM)、DRAM(动态RAM)和SDRAM(同步DRAM)，并且非易失性存储器的示例可以包括ROM(只读存储器)、PROM(可编程ROM)、EEPROM(电可擦除可编程ROM)、EPROM(电可编程ROM)、闪存、PRAM(相变RAM)、MRAM(磁性RAM)、RRAM(电阻式RAM)和FRAM(铁电RAM)。
[0021]第二半导体设备120可以通过多个总线耦接至第一半导体设备110。多个总线可以是用于发送信号的信号发送线、链路或通道。尽管未示出，但是多个总线可以包括例如时钟
总线、命令地址总线和数据总线等。时钟总线和命令地址总线可以是单向总线，而数据总线可以是双向总线。第二半导体设备120可以通过Tx信号总线101耦接至第一半导体设备110。Tx信号总线101可以包括被配置为发送与时钟信号同步的信号的任何类型的总线。例如，Tx信号总线101可以是双向总线，像数据总线。在一个实施方式中，Tx信号总线101可以是单向总线。即使当Tx信号总线101是单向总线时，本公开的技术思想也可以以类似的方式应用。通过Tx信号总线101发送的Tx信号TS可以是多电平信号，并且Tx信号总线101可以是用于发送多电平信号的多电平信号发送线。例如，Tx信号TS可以具有至少四个不同的电压电平。根据符号的值，Tx信号TS可以具有四个不同的电压电平中的一个电压电平。符号可以包括两个或更多个二进制比特位。符号可以具本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种信号发送装置，包括：输出控制电路，其：生成第一符号、第二符号、第三符号和第四符号，每个符号具有对应于输出数据流的第一比特位和第二比特位；当在所述第一符号至第四符号之间存在最大转变时，通过将所述第一符号、所述第二符号、所述第三符号和所述第四符号的第二比特位的逻辑电平反相来生成第一编码符号、第二编码符号、第三编码符号和第四编码符号以及反相标志信号，以及基于所述第一编码符号至第四编码符号生成第一输出控制信号和第二输出控制信号；以及发送电路，发送所述反相标志信号和基于所述第一输出控制信号和第二输出控制信号而生成的发送信号。2.根据权利要求1所述的信号发送装置，其中，所述输出控制电路将所述第一符号至第四符号的第二比特位反相，然后当在包括反相的第二比特位的所述第一符号至第四符号之间存在最大转变时，通过将所述第一符号和第四符号的反相的第二比特位的逻辑电平重新反相来生成所述第一编码符号至第四编码符号。3.根据权利要求2所述的信号发送装置，其中，所述输出控制电路包括编码电路，其中，所述编码电路包括：第一检测电路，检测所述第一符号至第四符号的第一比特位和第二比特位的逻辑电平，并根据所述第一符号至第四符号之间是否存在最大转变来生成所述反相标志信号；比特位反相电路，基于所述反相标志信号将所述第一符号至第四符号的第二比特位的逻辑电平反相；第二检测电路，检测所述第一符号至第四符号的第一比特位和反相的第二比特位的逻辑电平，并根据所述第一符号至第四符号之间是否存在最大转变来生成重新反相标志信号；以及比特位重新反相电路，基于所述重新反相标志信号将所述第一符号和第四符号的反相的第二比特位的逻辑电平重新反相，其中，所述第一符号至第四符号的第一比特位分别被提供为所述第一编码符号至第四编码符号的第一比特位，所述第二符号和第三符号的反相的第二比特位分别被提供为所述第二编码符号和第三编码符号的第二比特位，以及所述第一符号和第四符号的重新反相的第二比特位分别被提供为所述第一编码符号和第四编码符号的第二比特位。4.根据权利要求3所述的信号发送装置，其中，所述输出控制电路还包括：第一串行器，与时钟信号同步地顺次输出所述第一编码符号至第四编码符号的第一比特位作为第一输出控制信号；以及第二串行器，与所述时钟信号同步地顺次输出所述第一编码符号至第四编码符号的第二比特位作为第二输出控制信号。5.根据权利要求1所述的信号发送装置，其中，所述发送电路包括：第一发送器，基于所述第一输出控制信号和第二输出控制信号生成所述发送信号；以及第二发送器，发送所述反相标志信号。6.根据权利要求5所述的信号发送装置，其中，所述第一发送器包括：第一输出驱动器，基于所述第一输出控制信号上拉和下拉输出节点，以及通过所述输
出节点输出所述发送信号；以及第二输出驱动器，基于所述第二输出控制信号上拉和下拉所述输出节点，其中，相比于用以上拉和下拉所述输出节点的所述第二输出驱动器，用以上拉和下拉所述输出节点的所述第一输出驱动器具有更大的驱动力。7.一种发送和接收系统，包括：信号发送装置，发送具有多个电压电平的发送信号；以及信号接收装置，接收所述发送信号，其中，所述信号发送装置包括：输出控制电路，其：生成第一符号、第二符号、第三符号和第四符号，每个符号具有对应于输出数据流的第一比特位和第二比特位；当在所述第一符号至第四符号之间存在最大转变时，通过将所述第一符号、所述第二符号、所述第三符号和所述第四符号的第二比特位的逻辑电平反相来生成第一编码符号、第二编码符号、第三编码符号和第四编码符号以及反相标志信号，以及基于所述第一编码符号至第四编码符号生成第一输出控制信号和第二输出控制信号；以及发送电路，发送所述反相标志信号和基于所述第一输出控制信号和第二输出控制信号而生成的发送信号，其中，所述信号接收装置包括：接收电路，基于所述发送信号生成接收符号，以及接收所述反相标志信号；以及输入控制电路，基于所述接收符号和所述反相标志信号恢复所述第一符号至第四符号。8.根据权利要求7所述的发送和接收系统，其中，所述输出控制电路将所述第一符号至第四符号的第二比特位的逻辑电平反相，然后当在包括反相的第二比特位的所述第一符号至第四符号之间存在最大转变时，通过将所述第一符号和第四符号的反相的第二比特位的逻辑电平重新反相来生成所述第一编码符号至第四编码符号。9.根据权利要求8所述的发送和接收系统，其中，所述输出控制电路包括编码电路，其中，所述编码电路包括：第一检测电路，检测所述第一符号至第四符号的第一比特位和第二比特位的逻辑电平，并根据所述第一符号至第四符号之间是否存在最大转变来生成所述反相标志信号；比特位反相电路，基于所述反相标志信号将所述第一符号至第四符号的第二比特位的逻辑电平反相；第二检测电路，检测所述第一符号至第四符号的第一比特位和反相的第二比特位的逻辑电平，并根据所述第一符号至第四符号之间是否存在最大转变来生成重新反相标志信号；以及比特位重新反相电路，基于所述重新反相标志信号将所述第一符号和第四符号的反相的第二比特位的逻辑电平重新反相，其中，所述第一符号至第四符号的第一比特位分别被提供为所述第一编码符号至第四编码符号的第一比特位，所述第二符号和第三符号的反相的第二比特位分别被提供为所述第二编码符号和第三编码符号的第二比特位，以及所述第一符号和第四符号的重新反相的第二比特位分别被提...

【专利技术属性】
技术研发人员：李贤培，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：