基于FCSR级联反馈的伪随机数生成器及生成方法技术

本发明专利技术公开了一种基于FCSR级联反馈的伪随机数生成器及生成方法，其中，伪随机数生成器包括：级联的Ring FCSR模块和非线性滤波模块；其中，级联的Ring FCSR模块包括N个Ring FCSR结构，每个Ring FCSR结构包括r个主寄存器，N≥2，r≥32；相邻两个Ring FCSR结构之间通过第一进位寄存器组级联；第N个Ring FCSR结构通过一延迟寄存器和第二进位寄存器与第一个Ring FCSR结构连接，并通过第三进位寄存器组分别与其余N

【技术实现步骤摘要】
基于FCSR级联反馈的伪随机数生成器及生成方法


[0001]本专利技术属于信息安全领域，具体涉及一种基于FCSR级联反馈的伪随机数生成器及生成方法。

技术介绍

[0002]伪随机数生成器(Pseudo
‑
random Number Generator，PRNG)又称确定性随机数发生器，其可生成确定的、可重现的伪随机数。伪随机数生成器广泛应用于包括密码学在内的各个计算机科学领域，例如模拟、Monte Carlo算法、采样、测试，以及许多其他应用。目前广泛采用的伪随机数生成器是伪随机比特生成器，即伪随机数生成器的输出为二进制伪随机序列，两者经常互相等效。主流的伪随机数生成器均采用迭代法来实现，伪随机数生成器将一个较短的随机种子迭代、扩展成一个较长的伪随机序列。
[0003]在通常在应用中，PRNG所生成的伪随机数具有一个相对均匀的分布就可以满足应用要求，但在密码学和信息安全等
，对PRNG所生成伪随机数的安全性提出了更高的需求，伪随机数必须具备良好的随机性和较高的不可预测性。此外，从物理实现层面，伪随机数生成器的结构不宜过于复杂，以便快速的生成伪随机数。
[0004]专利文献一(公开号：CN 102314332A)公开了一种伪随机数生成装置和方法，该装置包括：第一线性反馈移位寄存器(linear feedback shift register，LFSR)和第二线性反馈移位寄存器LFSR，这两个LFSR位移方向相反，第一LFSR和第二LFSR用于在每个时钟周期产生k个比特，按照第一LFSR的位移方向，将k个比特的第一寄存器值分别与按照第二LFSR的位移方向的反方向的k个比特的第二寄存器值相连接，并分别进行逻辑运算产生k个比特的随机数。专利文献二(公开号：CN 105045561A)公开了一种伪随机数产生方法，该方法对两个以上的伪随机数发生器进行运算，产生长序列周期高速伪随机数，其中每个伪随机数的产生基于并行结构最大线性反馈移位寄存器电路，能实时产生多个数据位的均匀分布伪随机数。
[0005]然而，上述两种方法均使用了线性部件和线性运算，虽然电路结构简单，但易被攻击破解；通常使用线性代数攻击就可以恢复其状态值，实现对输出伪随机数的准确预测，因而使得伪随机数的安全性较低。

技术实现思路

[0006]为了解决现有技术中存在的上述问题，本专利技术提供了一种基于FCSR级联反馈的伪随机数生成器及生成方法。本专利技术要解决的技术问题通过以下技术方案实现：
[0007]一种基于FCSR级联反馈的伪随机数生成器，包括：
[0008]级联的Ring FCSR模块，用于产生驱动序列；
[0009]非线性滤波模块，连接所述级联的Ring FCSR模块，用于对所述驱动序列进行滤波计算，得到伪随机序列；
[0010]其中，所述级联的Ring FCSR模块包括N个Ring FCSR结构，每个所述Ring FCSR结
构包括r个主寄存器，N≥2，r≥32；相邻两个所述Ring FCSR结构之间通过第一进位寄存器组级联；第N个Ring FCSR结构通过一延迟寄存器和第二进位寄存器与第一个Ring FCSR结构连接，并通过第三进位寄存器组分别与其余N
‑
1个Ring FCSR结构连接。
[0011]在本专利技术的一个实施例中，所述第一进位寄存器组包括N
‑
2个进位加法器和一个进位减法器D
N
‑
1,N
；其中，
[0012]所述进位加法器A
i,i+1
的第一输入端连接第i个Ring FCSR结构的第一个主寄存器，所述进位加法器A
i,i+1
的第二输入端接入第i+1个Ring FCSR结构(Ring FCSR
i+1
)的最后一个主寄存器的移位输入值，所述进位加法器A
j,j+1
的输出端连接第i+1个Ring FCSR结构的最后一个主寄存器，其中，1≤i＜N
‑
1；
[0013]所述进位减法器D
N
‑
1,N
的第一输入端连接第N
‑
1个Ring FCSR结构的第一个寄存器，所述进位减法器D
N
‑
1,N
的第二输入端接入第N个Ring FCSR结构的最后一个主寄存器的移位输入值，所述进位减法器D
N
‑
1,N
的输出端连接第N个Ring FCSR结构的最后一个主寄存器。
[0014]在本专利技术的一个实施例中，所述第二进位寄存器的第一输入端通过所述延迟寄存器连接第N个Ring FCSR结构的第一个主寄存器；
[0015]所述第二进位寄存器的第二输入端接入第一个Ring FCSR结构的最后一个主寄存器的移位输入值；
[0016]所述第二进位寄存器的输出端连接第一个Ring FCSR结构的最后一个主寄存器。
[0017]在本专利技术的一个实施例中，当N是偶数时，所述第二进位寄存器采用进位减法器，当N是奇数时，所述第二进位寄存器采用进位加法器。
[0018]在本专利技术的一个实施例中，所述第三进位寄存器组包括N
‑
1个寄存器，其中，
[0019]第k个寄存器的第一输入端连接第N个Ring FCSR结构的第一个主寄存器；其中，1≤k＜N；
[0020]第k个寄存器的第二输入端接入第k个Ring FCSR结构的第一个主寄存器的移位输入值；
[0021]第k个寄存器的输出端连接第k个Ring FCSR结构的第一个主寄存器。
[0022]在本专利技术的一个实施例中，当N是偶数且k是奇数，或者当N是奇数且k是偶数时，第k个寄存器采用进位减法器；当N是偶数且k是偶数，或者当N是奇数且k是奇数时，第k个寄存器采用进位加法器。
[0023]在本专利技术的一个实施例中，所述非线性滤波模块包括Z个并行排列的逻辑树结构和Z个与所述逻辑树结构(XORS0～XORS
Z
‑1)对应连接的混合记忆逻辑单元；其中，)对应连接的混合记忆逻辑单元；其中，表示向下取整；
[0024]所述Z个混合记忆逻辑单元的输出端作为整个伪随机数生成器的输出端输出伪随机序列。
[0025]在本专利技术的一个实施例中，所述逻辑树结构为y输入2输出逻辑树。
[0026]在本专利技术的一个实施例中，每个所述逻辑树结构包括多个层向连的2输入异或门。
[0027]本专利技术的另一个实施例提供了一种应用上述实施例所述的基于FCSR级联反馈的伪随机数生成器生成伪随机数的方法，包括：
[0028]构建级联的Ring FCSR模块；其中，所述级联的Ring FCSR模块包括N个Ring FCSR
和一个进位减法器D
N
‑
1,N
；其中，
[0050]进位加法器A
i,i+1
的第一输入端连接第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FCSR级联反馈的伪随机数生成器，其特征在于，包括：级联的Ring FCSR模块，用于产生驱动序列；非线性滤波模块，连接所述级联的Ring FCSR模块，用于对所述驱动序列进行滤波计算，得到伪随机序列；其中，所述级联的Ring FCSR模块包括N个Ring FCSR结构(Ring FCSR1～Ring FCSR
N
)，每个所述Ring FCSR结构包括r个主寄存器，N≥2，r≥32；相邻两个所述Ring FCSR结构之间通过第一进位寄存器组级联；第N个Ring FCSR结构(Ring FCSR
N
)通过一延迟寄存器(m
d
)和第二进位寄存器(C0)与第一个Ring FCSR结构(Ring FCSR1)连接，并通过第三进位寄存器组分别与其余N
‑
1个Ring FCSR结构连接。2.根据权利要求1所述的基于FCSR级联反馈的伪随机数生成器，其特征在于，所述第一进位寄存器组包括N
‑
2个进位加法器(A
1,2
～A
N
‑
2,N
‑1)和一个进位减法器D
N
‑
1,N
；其中，所述进位加法器A
i,i+1
的第一输入端连接第i个Ring FCSR结构(Ring FCSR
i
)的第一个主寄存器(m
i,0
)，所述进位加法器A
i,i+1
的第二输入端接入第i+1个Ring FCSR结构(Ring FCSR
i+1
)的最后一个主寄存器(m
i+1,r
‑1)的移位输入值，所述进位加法器A
j,j+1
的输出端连接第i+1个Ring FCSR结构(Ring FCSR
i+1
)的最后一个主寄存器(m
i+1,r
‑1)，其中，1≤i＜N
‑
1；所述进位减法器D
N
‑
1,N
的第一输入端连接第N
‑
1个Ring FCSR结构(Ring FCSR
N
‑1)的第一个寄存器(m
N
‑
1,0
)，所述进位减法器D
N
‑
1,N
的第二输入端接入第N个Ring FCSR结构(Ring FCSR
N
)的最后一个主寄存器(m
N,r
‑1)的移位输入值，所述进位减法器D
N
‑
1,N
的输出端连接第N个Ring FCSR结构(Ring FCSR
N
)的最后一个主寄存器(m
N,r
‑1)。3.根据权利要求1所述的基于FCSR级联反馈的伪随机数生成器，其特征在于，所述第二进位寄存器(C0)的第一输入端通过所述延迟寄存器(m
d
)连接第N个Ring FCSR结构(Ring FCSR
N
)的第一个主寄存器(m
...

【专利技术属性】
技术研发人员：董丽华，张嘉良，曾勇，王杰，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：