一种凹槽栅增强型GaN基HFETs器件及其栅源通道电阻调节方法技术

本发明专利技术公开了一种凹槽栅增强型GaN基HFETs器件，包括衬底和设置在衬底上方的GaN层，所述GaN层上方设置有源极、漏极和T型栅极，所述源极和漏极之间设置有势垒层，所述势垒层包括势垒层本体、源端掺杂区和漏端掺杂区，所述源端掺杂区和漏端掺杂区通过欧姆接触工艺分别与源极和漏极相连接，所述源端掺杂区和漏端掺杂区掺杂具有大原子半径的金属原子，所述势垒层与GaN层之间设有AlN插层，所述势垒层上表面设置有钝化层。采用上述技术方案，通过在势垒层掺杂具有大原子半径的金属原子能够改变欧姆接触附近势垒层的应变，进而改变与势垒层应变相关的极化库仑场散射的大小，实现栅源通道电阻的调节，从而提高GaN基HFETs的性能。从而提高GaN基HFETs的性能。从而提高GaN基HFETs的性能。

【技术实现步骤摘要】
一种凹槽栅增强型GaN基HFETs器件及其栅源通道电阻调节方法


[0001]本专利技术涉及GaN基HFETs器件
，具体指一种凹槽栅增强型GaN基HFETs器件及其栅源通道电阻调节方法。

技术介绍

[0002]功率开关器件作为实现电能转化的核心元件，其性能的提升直接影响了电能转化环节效率的提高。终端器件的最终性能往往由半导体材料的物理属性所决定。以GaN基异质材料为基础所制备的GaN基异质结场效应晶体管GaN基HFETs具有高工作频率和低导通电阻等优点，成为第三代高性能功率开关器件的重要候选者之一。
[0003]受GaN基异质结中强自发极化和压电极化效应影响，常规工艺制作的GaN基HFETs均为耗尽型器件阈值电压V
th
<0V。对于耗尽型器件，需要一个负压电源将其关闭。这既存在误开启的危险，又增加了成本。
[0004]针对上述技术问题，有研究人员提出从器件工艺角度来看，凹槽栅结构是得到增强型GaN基HFETs，从而提高功率系统安全性并降低其复杂性和成本。为实现凹槽栅增强型GaN基HFETs的良好功率开关性能，国内外研究人员从材料、结构、工艺等方面做了许多努力并取得了很大进步。然而目前，凹槽栅增强型GaN基HFETs的功率开关性能仍具有一定的局限性，有待进一步提高。

技术实现思路

[0005]本专利技术根据现有技术的不足，提出一种凹槽栅增强型GaN基HFETs器件及其栅源通道电阻调节方法，从而极化库仑场散射角度进行调节，不仅工艺简单，并且能进一步的提高功率系统安全性。
[0006]为了解决上述技术问题，本专利技术的技术方案为：
[0007]一种凹槽栅增强型GaN基HFETs器件，包括衬底和设置在衬底上方的GaN层，所述GaN层上方设置有源极、漏极和T型栅极，所述源极和漏极之间设置有势垒层，所述势垒层包括势垒层本体、源端掺杂区和漏端掺杂区，所述源端掺杂区和漏端掺杂区通过欧姆接触工艺分别与源极和漏极相连接，所述源端掺杂区和漏端掺杂区掺杂具有大原子半径的金属原子，所述势垒层与GaN层之间设有AlN插层，所述势垒层上表面设置有钝化层。
[0008]作为优选，所述具有大原子半径的金属原子是指具有比Al原子半径大的金属原子。
[0009]作为优选，所述源端掺杂区和漏端掺杂区掺杂具有大原子半径的金属原子的浓度不超过1
×
10
18
cm
‑3。
[0010]作为优选，所述势垒层本体由Al
x
Ga1‑
x
N制成。
[0011]作为优选，所述x＝0.23。
[0012]作为优选，所述源端掺杂区和漏端掺杂区的长度分别为l1和l2，宽度为d，所述l1和
l2最小均等于源极和漏极之间的距离的1％，最大分别等于源极栅测边沿至栅极近源端边沿的距离和漏极栅测边沿至栅极近漏端边沿的距离，所述d即为势垒层的厚度。
[0013]作为优选，所述GaN层包括GaN缓冲层和GaN沟道层，所述GaN沟道层与AlN插层之间填充有二维电子气，所述GaN缓冲层和GaN沟道层的厚度均为1μm，所述GaN缓冲层内掺杂有C。
[0014]作为优选，所述钝化层由Al2O3制成，所述钝化层通原子层沉积而成，所述钝化层的厚度为15nm。
[0015]作为优选，所述源端掺杂区和漏端掺杂区分别与源极、漏极相连接的欧姆接触金属为Ti/Al/Ni/Au四层复合金属。
[0016]本专利技术还公开了一种凹槽栅增强型GaN基HFETs器件栅源通道电阻的调节方法，通过调节所述源端掺杂区和漏端掺杂区掺杂比Al原子半径大的金属原子的长度，改变与势垒层应变相关的极化库仑场散射的大小。
[0017]本专利技术具有以下的特点和有益效果：
[0018]采用上述技术方案，通过在势垒层掺杂具有大原子半径的金属原子能够改变欧姆接触附近势垒层的应变，进而改变与势垒层应变相关的极化库仑场散射的大小，实现栅源通道电阻的调节，从而提高GaN基HFETs的性能，该方法基于极化库仑场散射理论，为GaN基HFETs器件功率开关特性的调节提供了新方向，有利于GaN基HFETs器件在功率开关领域中的应用。
附图说明
[0019]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0020]图1为本专利技术实施例的结构示意图。
[0021]图2为图1中势垒层结构示意图。
[0022]图中，1
‑
衬底、2
‑
GaN层、201
‑
GaN缓冲层、202
‑
GaN沟道层、3
‑
AlN插层、4
‑
势垒层、401
‑
势垒层本体、402
‑
源端掺杂区、403
‑
漏端掺杂区、5
‑
钝化层、6
‑
源极、7
‑
T型栅极、8
‑
漏极。
具体实施方式
[0023]需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。
[0024]在本专利技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可
以明示或者隐含地包括一个或者更多个该特征。在本专利技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。
[0025]在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本专利技术中的具体含义。
[0026]实施例1
[0027]本专利技术提供了一种凹槽栅增强型GaN基HFETs器件，如图1和图2所示，包括衬底1和设置在衬底1上方的GaN层2，所述GaN层2上方设置有源极6、漏极8和T型栅极7，所述源极6和漏极8之间设置有势垒层4，所述势垒层4包括势垒层本体401、源端掺杂区402和漏端掺杂区403，所述源端掺杂本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种凹槽栅增强型GaN基HFETs器件，包括衬底(1)和设置在衬底(1)上方的GaN层(2)，所述GaN层(2)上方设置有源极(6)、漏极(8)和T型栅极(7)，其特征在于，所述源极(6)和漏极(8)之间设置有势垒层(4)，所述势垒层(4)包括势垒层本体(401)、源端掺杂区(402)和漏端掺杂区(403)，所述源端掺杂区(402)和漏端掺杂区(403)通过欧姆接触工艺分别与源极(6)和漏极(8)相连接，所述源端掺杂区(402)和漏端掺杂区(403)掺杂具有大原子半径的金属原子，所述势垒层(4)与GaN层(2)之间设有AlN插层(3)，所述势垒层(4)上表面设置有钝化层。2.根据权利要求1所述的一种凹槽栅增强型GaN基HFETs器件，其特征在于，所述具有大原子半径的金属原子是指具有比Al原子半径大的金属原子。3.根据权利要求1所述的一种凹槽栅增强型GaN基HFETs器件，其特征在于，所述源端掺杂区(402)和漏端掺杂区(403)掺杂具有大原子半径的金属原子的浓度不超过1
×
10
18
cm
‑3。4.根据权利要求1所述的一种凹槽栅增强型GaN基HFETs器件，其特征在于，所述势垒层本体(401)由Al
x
Ga1‑
x
N制成。5.根据权利要求4所述的一种凹槽栅增强型GaN基HFETs器件，其特征在于，所述x＝0.23。6.根据权利要求1所述的一种凹槽栅增强型GaN基HF...

【专利技术属性】
技术研发人员：刘艳，王涛，程知群，陈思敏，
申请(专利权)人：杭州电子科技大学，
类型：发明
国别省市：