碳化硅半导体装置以及电力变换装置制造方法及图纸

本申请涉及碳化硅半导体装置以及电力变换装置。在内置肖特基二极管的SiC－MOSFET中，有时形成于末端部的第2阱区域进行双极型通电而末端部的耐压下降。在内置肖特基二极管的SiC－MOSFET中，在形成于末端部的栅极焊盘的下部的第2阱区域上设置与第2阱区域进行肖特基连接等非欧姆连接的源极电极。第2阱区域不与源极电极进行欧姆连接，从而抑制末端部的耐压下降。压下降。压下降。

【技术实现步骤摘要】
碳化硅半导体装置以及电力变换装置
[0001]本申请是申请号为201880010571.X、申请日为2018年2月22日、国际申请号为PCT/JP2018/006439、进入国家阶段日为2019年08月07日、专利技术名称为“碳化硅半导体装置以及电力变换装置”的专利技术专利申请的分案申请。


[0002]本专利技术涉及包含碳化硅的碳化硅半导体装置以及电力变换装置。

技术介绍

[0003]关于使用碳化硅(SiC)而构成的PN二极管，已知当持续流过正向电流即双极型电流时，在结晶中产生层叠缺陷而正向电压偏移这样的可靠性上的问题。这被认为是因为由于经由PN二极管而被注入的少数载流子与多数载流子再次结合时的再次结合能量，以存在于碳化硅基板的基底面错位等为起点，作为面缺陷的层叠缺陷扩张。该层叠缺陷阻碍电流的流动，所以由于层叠缺陷的扩张而电流减少，使正向电压增加，引起半导体装置的可靠性下降。
[0004]这样的正向电压的增加在使用碳化硅的纵型MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)中也同样地产生。纵型MOSFET在源极及漏极间具备寄生PN二极管(体二极管)，当正向电流在该体二极管中流过时，在纵型MOSFET中也引起与PN二极管同样的可靠性下降。在将SiC－MOSFET的体二极管用作MOSFET的回流二极管的情况下，有时产生该MOSFET特性的下降。
[0005]作为解决如上所述的向寄生PN二极管的正向电流通电所致的可靠性上的问题的方法，一个是如专利文献1所示，进行在寄生PN二极管中使正向电流长时间流过的压力施加，测定压力施加前后的正向电压的变化，从产品排除(筛选掉)正向电压的变化大的元件的方法。然而，在该方法中，存在通电时间长、当使用缺陷多的晶片时产生大量的次品这样的缺点。
[0006]另外，作为其它方法，有使单极型的二极管作为回流二极管而内置于MOSFET等作为单极型的晶体管的半导体装置而使用的方法。例如在专利文献2、专利文献3中，记载了作为单极型的二极管而使肖特基势垒二极管(SBD：Schottky Barrier Diode)内置于MOSFET的单位单元(unit cell)内的方法。
[0007]关于在这样的有源区域内置有单极型二极管、即仅由多数载流子通电的二极管的单极型晶体管，在应用于SiC半导体装置的情况下，将单极型二极管的扩散电位即通电动作开始的电压设计得比PN结的扩散电位低，从而在回流动作时在体二极管中不流过双极型电流，能够抑制有源区域的单极型晶体管的特性劣化。
[0008]然而，在有源区域内置有单极型二极管的单极型晶体管中，也有时产生在末端区域即有源区域以外的区域在由于构造的原因而难以配置单极型二极管的部位形成有寄生PN二极管的部位。
[0009]例如，在栅极焊盘附近或半导体装置末端部附近的区域形成有比源极电极靠外周
侧伸出的末端阱区域，在末端阱区域与漂移层之间形成有寄生PN二极管。而且，在该部位，不形成肖特基电极，不形成单极型二极管。由于在末端阱区域没有肖特基电极，所以源极电极与漏极电极之间的电压被施加到由末端阱区域和漂移层形成的PN二极管，作为结果，在PN二极管中流过双极型电流。
[0010]当在这样的部位存在基底面错位等起点时，有时层叠缺陷扩张，晶体管的耐压下降。具体而言，在晶体管为截止状态时，有时产生漏电流，由于漏电流所致的放热而元件或电路损坏。
[0011]为了避免该问题，将源极及漏极间的施加电压限制在一定值以下以避免在由末端阱区域和漂移层形成的PN二极管中流过双极型电流即可。为此，使芯片尺寸扩大，降低在流过回流电流时产生的源极及漏极间电压即可。在该情况下，伴随芯片尺寸变大，成本增大的缺点。
[0012]另外，作为无需扩大芯片尺寸而抑制由末端阱区域和漂移层形成的PN二极管的正向动作的方法，有提高形成于末端阱区域的各部位与源极电极之间的通电路径的电阻的方法。作为提高通电路径的电阻的方法，有提高末端阱区域与源极电极的接触电阻的方法(例如专利文献4)等。当形成这样的结构时，当在由末端阱区域和漂移层形成的PN二极管中流过双极型电流时，由于上述电阻分量而产生电压下降，所以末端阱区域的电位与源极电位背离，相应地，施加到PN二极管的正向电压降低。因而，能够抑制双极型电流的通电。
[0013]现有技术文献
[0014]专利文献
[0015]专利文献1：日本特开2014
‑
175412号公报
[0016]专利文献2：日本特开2003
‑
017701号公报
[0017]专利文献3：WO2014
‑
038110国际公开公报
[0018]专利文献4：WO2014
‑
162969国际公开公报

技术实现思路

[0019]然而，当在末端阱区域设置与源极电极进行欧姆连接的电极时，即使提高末端阱区域与源极电极之间的接触电阻，也无法充分地提高形成于末端阱区域与源极电极之间的通电路径的电阻，有时无法充分地降低向末端阱区域的双极型电流的通电。
[0020]本专利技术是为了解决如上所述的问题而完成的，其目的在于提供更可靠地抑制在末端阱区域流过双极型电流而提高可靠性的碳化硅半导体装置。
[0021]本专利技术提供一种碳化硅半导体装置，具备：第1导电类型的碳化硅的半导体基板；第1导电类型的漂移层，形成于半导体基板上；第2导电类型的第1阱区域，设置于漂移层表层；第1导电类型的第1分离区域，从第1阱区域表层在深度方向上贯通而形成；第1导电类型的源极区域，形成于第1阱区域的表层部；第1肖特基电极，设置于第1分离区域上，与第1分离区域肖特基接合；欧姆电极，设置于第1阱区域上；第2导电类型的第2阱区域，与第1阱区域分开地设置于所述漂移层的表层；栅极绝缘膜，形成于第1阱区域上；栅极电极，形成于第1阱区域上的栅极绝缘膜上；栅极焊盘，形成于第2阱区域的上方，与栅极电极连接；以及源极电极，连接于第1肖特基电极和欧姆电极，不与第2阱区域进行欧姆连接。
[0022]根据本专利技术的碳化硅半导体装置，能够更加抑制在末端阱区域流过双极型电流而
提高可靠性。
附图说明
[0023]图1是从上表面观察本专利技术的实施方式1的碳化硅半导体装置时的平面示意图。
[0024]图2是本专利技术的实施方式1的碳化硅半导体装置的剖面示意图。
[0025]图3是本专利技术的实施方式1的碳化硅半导体装置的剖面示意图。
[0026]图4是本专利技术的实施方式1的碳化硅半导体装置的平面示意图。
[0027]图5是本专利技术的实施方式1的碳化硅半导体装置的平面示意图。
[0028]图6是本专利技术的实施方式2的碳化硅半导体装置的剖面示意图。
[0029]图7是本专利技术的实施方式2的碳化硅半导体装置的剖面示意图。
[0030]图8是本专利技术的实施方式3的碳化硅半本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅半导体装置，其特征在于，具备：第1导电类型的碳化硅的半导体基板；第1导电类型的漂移层，形成于所述半导体基板上；多个第2导电类型的第1阱区域，在剖面视图中设置于所述漂移层表层；第1导电类型的第1分离区域，在所述剖面视图中是使所述第1阱区域彼此分离的区域；第1导电类型的源极区域，形成于所述第1阱区域的表层部；第1肖特基电极，设置于所述第1分离区域上，与所述第1分离区域进行肖特基接合；欧姆电极，设置于所述第1阱区域上；第2导电类型的第2阱区域，与所述第1阱区域分开地设置于所述漂移层的表层；栅极绝缘膜，形成于所述第1阱区域上；栅极电极，形成于所述第1阱区域上的所述栅极绝缘膜上；栅极焊盘，形成于所述第2阱区域的上方，与所述栅极电极连接；以及源极电极，与所述第1肖特基电极和所述欧姆电极连接，不与所述第2阱区域进行欧姆连接，与所述第2阱区域进行肖特基连接。2.根据权利要求1所述的碳化硅半导体装置，其特征在于，所述源极电极与所述第2阱区域经由第2肖特基电极进行肖特基连接。3.一种碳化硅半导体装置，其特征在于，具备：第1导电类型的碳化硅的半导体基板；第1导电类型的漂移层，形成于所述半导体基板上；多个第2导电类型的第1阱区域，在剖面视图中设置于所述漂移层表层；第1导电类型的第1分离区域，在所述剖面视图中是使所述第1阱区域彼此分离的区域；第1导电类型的源极区域，形成于所述第1阱区域的表层部；第1肖特基电极，设置于所述第1分离区域上，与所述第1分离区域进行肖特基接合；欧姆电极，设置于所述第1阱区域上；第2导电类型的第2阱区域，与所述第1阱区域分开地设置于所述漂移层的表层；栅极绝缘膜，形成于所述第1阱区域上；栅极电极，形成于所述第1阱区域上的所述栅极绝缘膜上；栅极焊盘，形成于所述第2阱区域的上方，与所述栅极电极连接；导电性区域，形成于所述第2阱区域的表层部，与所述第2阱区域形成pn结，所述pn结在接通时击穿；以及源极电极，与所述第1肖特基电极和所述欧姆电极连接，不与所述第2阱区域进行欧姆连接，与和所述导电性区域进行欧姆连接的第2欧姆电极连接。4.一种碳化硅半导体装置，其特征在于，具备：第1导电类型的碳化硅的半导体基板；第1导电类型的漂移层，形成于所述半导体基板上；多个第2导电类型的第1阱区域，在剖面视图中设置于所述漂移层表层；第1导电类型的第1分离区域，在所述剖面视图中是使所述第1阱区域彼此分离的区域；第1导电类型的源极区域，形成于所述第1阱区域的表层部；第1肖特基电极，设置于所述第1分离区域上，与所述第1分离区域进行肖特基接合；
欧姆电极，设置于所述第1阱区域上；第2导电类型的第2阱区域，与所述第1阱区域分开地设置于所述漂移层的表层；栅极绝缘膜，形成于所述第1阱区域上；栅极电极，形成于所述第1阱区域上的所述栅极绝缘膜上；栅极焊盘，形成于所述第2阱区域的上方，与所述栅极电极连接；第2导电性区域，形成于所述第2阱区域的表层部，与所述第2阱区域进行pn接合；第2导电类型的第2高浓度区域，形成于所述第2导电性区域的表层部的一部分；以及源极电极，与所述欧姆电极连接，不与所述第2阱区域进行欧姆连接，与和所述第2高浓度区域进行欧姆连接的第2欧姆电极连接。5.根据权利要求1至4中的任意一项所述的碳化硅半导体装置，其特征在于，所述第1阱区域与所述第2阱区域分离。6.根据权利要求1至5中的任意一项所述的碳化硅半导体装置，其特征在于，所述第1阱区域与所述第2阱区域连接，所述第2阱区域在平面方向上从所述源极电极与所述第1阱区域接触的部位远离超过50μm。7.根据权利要求1至6中的任意一项所述的碳化硅半导体装置，其特征在于，在所述第2阱区域内具备第1导电类型的第3分离区域，在所述第3分离区域上具备与所述源极电极连接的、与所述第3分离区域进行肖特基连接的第3肖特基电极。8.一种碳化硅半导体装置，具备：第1导电类型的碳化硅的半导体基板；第1导电类型的漂移层，形成于所述半导体基板上；有源区域，在该有源区域，具有第1导电类型的源极区域和与源极电极连接的第2导电类型的第1阱...

【专利技术属性】
技术研发人员：八田英之，日野史郎，贞松康史，永久雄一，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：